高整合小尺寸要求手机元件掀SiP设计风

      智慧型手机元件朝向SiP封装趋势日益明显。智慧型手机设计逐渐往轻薄化发展，对手机元件的尺寸、效能、成本与整合度要求也愈来愈高。SiP技术可让晶片实现更高整合性，并达到尺寸微缩目的，因而日益受到OEM和品牌厂的青睐，成为行动装置元件设计的重要途径。

手机里平均含有十二至十五颗IC封装和高达三百颗分离式及被动元件；封装型态转移至系统级封装(SiP)的原因，与分离式及被动元件的数量有关，如在手机里的电容器、电感器和电阻器。未来SiP的特性和趋势，将包括因小型化驱动更小的被动元件，以及利用覆晶(Flip Chip)和矽穿孔(TSV)连接以提供小型化、更高效能和更薄的SiP模组。

SiP一般包含多颗晶片和被动元件，而一些SiP只有一个主动元件加上许多被动元件。手机增加功能且同时缩小物理尺寸的关键是整合力，堆叠晶片封装(Stacked Die in Package)的型态是SiP主力，主要是记忆体产品的堆叠，例如MCP堆叠封装，预估2015年市场可达八十五亿颗，占总体一百七十一亿颗的50%，其次是射频模组(RF Module)，预估2015年市场可达三十八亿颗，占总体的22.2%。

电子产品的系统演进与元件的规格需求，持续促使元件技术朝小型化、高效能、高整合和低成本等方向前进。在元件的技术发展方面，随着电子产品的发展朝可携、省电、高效能和小型化演进，“系统”的概念已由过去“Board Level”的System on Board，快速前进至“Chip Level”的系统单晶片(SoC)阶段。

异质整合封装技术崛起

但面临异质制程整合困难的严重挑战后，在电子产品强调更严苛的上市时程压力驱动下，元件技术迅速由SoC技术转进以封装技术达成整合目标为主流趋势，尤其在行动通讯产品应用方面，由于功能日趋复杂，但同时又受限于尺寸不被期望增加的元件规格需求引导下，例如SiP、封装堆叠(Package on Package, PoP)、整合被动元件(IPD)、2.5D IC、三维晶片(3D IC)等各种新型态封装技术在近年来会被广泛采用。

目前RF SiP普遍仍用于手机为主，以无线区域网路(WLAN)、蓝牙(Bluetooth)、全球卫星定位系统(GPS)、Mobile TV及FM为主，而记忆体堆叠，例如MCP封装，则以摄录影机(Camcorder)，如DSC/DV为主。

近年来因为平板的盛行，主要国际知名应用处理器(Application Processor)厂商如苹果(Apple)、高通(Qualcomm)等都已导入PoP技术，也就是在应用处理器上堆叠记忆体，以期在有限的空间内缩小印刷电路板(PCB)，或在缩小的PCB上置入更多的电子零件，将剩余的空间留给电池或更多的输入/输出(I/O)介面。其他须要微型化的产品应用，如在医疗、国防军事、安全系统及消费性产品等，亦可以SiP技术实现。

目前面临异质制程整合上最大的问题，就是成本的压力。因此国内厂商方面，可能还要针对原材料、制程机台和测试治具上，加强建立自主能力。冀望政府能在产、官、学整合上及建立厂商自主开发能力上，提出有效的政策及更多的补助奖励措施，这将会影响SiP产业能否升级并具国际领导地位的关键。