CMOS集成模拟开关的变通应用-脉宽解码器

    1 引言

　　目前的编码器、解码器和编程码器主要用于防盗报警、电子密码锁、遥控开关等控制电路，但这些器件虽然具有多种控制功能，但大大不能同时按下两个以上的控制键以实现对多个控制对象的同时控制。笔者根据CMOS集成模拟开关的工作原理变通设计了多通道串行脉宽编码器和解码器，利用这两种电路可替代通信系统中的时分复用装置，并可实现多通道的同时控制，如电视监控系统中电动云台的上下、左右控制或摄象机镜头的调焦、变焦控制等。

　　2 脉宽解码器的设计原理

　　2.1 时钟恢复与地址码再生电路

　　时钟恢复电路由CMOS集成锁相环电路CD4046和集成分频器电路CD4024来实现的，它们的连接电路如图1所示。串行脉宽码经接收整形后，被送入CD4046的数据输入端SIGin。由于串行脉宽码一个通道的工作时隙为编码器工作时隙的4倍，所以CD4046压控振荡器的振荡频率也应为串行脉宽码频率的4倍。这样，就需要在锁相环的输出端与相位比较端接一个四分频器，以保证输出频率为串行脉宽码频率的4倍，这个输出频率就是被恢复的时钟。图1电路不仅可起到恢复时钟的功能，而且还能产生与编码地址相同的地址码。恢复的时钟和地址码波形如图2所示。

　　2.2 同步分离和串行控制信号分离电路

　　在串行脉宽码中可分出一个通道来作为同步信号的传送通道，这样，就需要把同步信号从接收端的解码电路中分离出来，以使地址码再生电路与发射端的编码器同步。

　　利用积分电路和比较器则可把同步信号分离出来，但这种分离方式的稳定性和抗干能力较差。笔者利用CMOS并行移位寄存器CD4015和集成模拟开关CD4067来实现同步信号的分离以及串行控制信号的分离，图3所示为电路构成。图中，将接收整形后的串行脉宽码送到移位寄存器的数据端1Ds，如用图2中的Q0时钟脉冲作为移位脉冲，则可在1D0～1D3接到CD4067的A～D端来作为解码地址码，同时把1D3也接到CD4067的总通道O/I端。由图4可知，同步的地址码为1010，当通道1(I/O1)有键闭合时，同步的地址码变为1011，它们分别对应CD4067的I/O10和I/O11，把I/O10和I/O11接到一起作为图1中CD4024清零端CR的同步脉冲。由图4还可看出，有键闭合通道的控制信号对应的地址码为1001，该地址码所对应的导通通道为I/O 9，编码端各通道的控制信号都在通道I/O 9端输出，因此，该端输出的是多通道串行控制信号。

　　2.3 多通道串/并行控制信号转换

　　经图3分离出来的多通道串行控制信号不能直接对多个控制对象进行控制，而必须进行多通道分离以使其成为并行控制信号才能完成上述控制。这种并/串转换电路可用CMOS集成模拟开关构成，其电路如图5所示。图中串行信号直接加到CD4067的O/I端上，在Q2～Q5地址码的控制下，总通道O/I与16个通道I/O0～I/O15依次接通。由图2的地址码时序可知，当Q2～Q5为0001时，通道I/O2对应的脉宽编码器的控制信号通道I/O1依次向后移动一个通道，即解码器CD4067的通道I/O0对应于编码器的控制信号通道I/O15（见图5）.解码集成模拟开关输出的控制信号的占空比很低，16通道多路解码器每个通道的占空比均小于1.6%，这对于某些控制场合可能不适用，因而应使用后续锁存器或保持电路。

　　3 结束语

　　本文是以16通道四位串行码为例来说明解码器的设计原理而没有考虑解码时的干扰问题。为提高控制的可靠性，使用时应在解码核心电路图3中再加上二次信号识别电路，即每通道出现二次串行控制信号脉冲时，方可认为是脉宽编码器发射的控制信号，否则认为是瞬间干扰信号。当需用脉宽编码器把每个通道改编成八位串行脉宽码时，只需对图3所示的脉宽解码器稍加修改即可。笔者用CMOS集成模拟开关变通设计了32通道和64通道的脉宽编、解码器电路，这种电路不仅可实现自锁和互锁功能，而且可实现对多个控制对象的同时控制。经在许多工业控制场所使用证明，它具有功耗低，操作方便的特点，控制十分可靠。