基于555定时器电源延时电路图
2014-01-02
该电路触发电平达到1∕3的VCC在收到一个脉冲的管脚2。一旦触发,电路将处于停滞状态,直到设定时间已过或电路电源切断。在延迟时间是1.1秒C2,R1其中R1和C2在兆欧在微的。在实践中,R1应不超过20米,如果您使用的C2电解电容,选择低漏一个单位。延迟的时间可能要通过改变R1到弥补电解大公差调整。基于555定时器电源延时电路图:
上一篇:电源抑制比提高电路图
下一篇:输入低电压关断电路原理图
相关文章
热门新闻