AD6624工作原理及其在WCDMA中的应用研究

    摘要：介绍了AD公司最新推出的接收信号处理器AD6624的工作原理及其工作参数的设置并根据基站无线发射与接收的相关规程（3GPP25104）的要求，对AD6624在宽带码分多址（WCDMA）数字中频接收部分的应用进行了研究。

    关键词：AD6624 数字中频 WCDMA

传统的扩频系统电路复杂、一致性差、不易调整，并且系统的专用性强。将软件无线电的思想引入现有系统，即将A/D和D/A尽可能靠近天线并在硬件平台上用软件完成尽可能多的无线电功能，对减小系统硬件设计难度和提高系统的灵活性与通用性都是十分必要的。

利用软件无线电结构实现的扩频系统，由于DSP处理速度的限制和数字滤波等运算量的要求，系统通常在中频部分进行数字化，即所谓数字中频。在发射信道，由软件定义的数字调制波形信号通过宽带DAC变换成模拟中频信号，然后将中频信号变频成射频信号进行发射；而在接收信道，通过宽带ADC采样中频转换成数字信号，然后进行数字变频、解调进入基带处理。不难看出，数字中频的核心部分为宽带AD、DA变换模块和高速实时数字信号处理模块，基原理框图如图1所示。

利用AD公司最新推出的接收信号处理器（Receive Signal Processor）AD6624与高性能DSP和A/D构成的软件无线电硬件接收平台，将在很大程序上满足数字中频信号的处理要求。

1 AD6624简介

AD6624的主要特征有以下几点：80MSPS宽带输入（14个线性比特加上3个RSSI），双路高速数据输入端口，单片集成四个独立的数字接收通道，可编程抽取FIR滤波器和增益控制。AD6624可广泛应用于GSM、IS-136、EDGE、PHS、IS-95系统，微蜂窝和微微蜂窝系统，无线本地环路，灵敏的天线系统，软件无线电和室内无绳电话等。AD6624的原理框图如图2所示。

    AD6624内部的信号处理包括以下四个部分：频率变换器、二阶的重抽样级联积分梳状滤波器（rCIC2）、五阶的级联积分梳状FIR滤波器（CIC5）以及一个RAM系数滤波器（RCF）。

1.1 频率变换器

频率变换部分包含两个乘法器和一个32-bit复数数控振荡器（NCO）。NCO作为正交本振，可产生fSAMP/2到fSAMP/2 32的振荡信号，分辨率达到fSAMP/2 32。

控制字NCO_FREQ是一个32-bit无符号整数，为了将中心频率为fCH的信号变换到DC，可用下式计算该控制字：

NCO_FREQ=2 32×mod(fCH/fSAMP)     (1)

当中频大于取样速率fSAMP时，模函数（mod）去掉该数的整数部分，使之可以存放在32-bit的NCO频率寄存器中。若fCH/fSAMP的余数大于0.5，NCO频率就会高于奈奎斯特速率，相应的信号就会被折回到第一奈奎斯特区域而成为一负频率。

为了提高NCO的杂散性能，AD6624提供了相位抖动和幅度抖动选项。

1.2 rCIC2抽取滤波器

rCIC2是一个二阶CIC固定参数抽取滤波器，作为重采样滤波器。RCIC2允许主时钟和输出速率有非整数倍关系。内插率和抽取率分别高达512和4096。RCIC2的重采样因子L为9bit整数，抽取因子M为一12bit整数。速率变化为一分数形式：

RrCIC2=L/M     （2）

对rCIC2的唯一限制，是L/M应小于或等于1，即RrCIC2≤1。

RCIC2的输出速率为：

FSAMP2=（LrCIC2·fSMAP）/MrCIC2     （3）

1.3 CIC5抽取滤波器

CIC5是一个比rCIC2滤波特性更为陡峭的固定参数抽取滤波器。其输入速率为fSAMP2，最大输入速率由下式限制：

FSAMP2≤fCLK/NCH     (4)

式中，fCLK为系统时钟，NCH等于2时为分集信道实输入模式，否则NCH等于1。

CIC5的输出速率为：fSAMP5≤fSAMP2/MCIC5     (5)

1.4 RAM系数滤波器

RAM系数滤波器是乘积求和可编程系数抽取滤波器，图3给出了其简化框图。

数据存储器I-RAM、Q-RAM存储了256个最新的复采样值，其分辨率为20bit。系数存储器C-RAM最多可存储256个系数，其分辨率为20bit。每一个时钟用同样的系数分别I和Q的一个抽头进行计算。最大抽头数NTAPS可按下式计算：

NTAPS≤min{[(fCLK×MRCF)/fSAMP5],160}     (6)

式中，抽取因子MRCF的8bit，即可选1～256之间的任意整数。

fSAMP5为输入RCF的数据速率。

此滤波器的输出速率为：

fSAMPR=fSAMP5/MRCF     (7)

2 资源需求

AD6624具有4个独立的数据接收信道。由于时钟CLK的限制，每个信道主要用于窄带载频。但通过几个信道或几片AD6624并行处理，降低单个信道数据速率，提高RCF滤波器的阶数。AD6624在WCDMA上的应用是可行的。

RCF滤波器的阶数（即抽头数）可通过下式计算：

NTAPS≤min{[(fCLK×MRCF)/fSAMP5],160}

式中：NTAPS——RCF滤波器的阶数（即抽头数）

fCLK——系统时钟频率

MRCF——RCF滤波器抽取因子

fSAMP5——前端CIC5抽取滤波器的输出速率

根据3GPP25104的要求，数据速率应为3.84MSPS。叵系统时钟fCLK取61.44MHz，CIC5抽取滤波器的输出速率fSAMP5为3.84MSPS，RCF滤波器抽取因子MRCF为1，根据（6）式计算可得NTAPS为16。NTAPS仍远远不能达到WCDMA的要求。

现通过多信道并行处理，重新选取参数如下：

系统时钟fCLK仍为61.44MHz，抽取因子RrCIC2、MCIC5、MRCF设置为RrCIC2=2、MCIC5=2、MRCF=8。若取CIC5抽取滤波器的输出速率fSAMP5为15.36MSPS，RCF滤波器抽取因子MRCF为8，根据（6）式计算可得NTAPS为32，即可满足WCDMA的要求。根据（7）式，信道的输出速率为1.92MSPS，因为3.84/1.92=2，即需要2个信道并行使用。通过外部配置FPGA进行串/并转换、信道求和，恢复3.84MSPS的数据速率可得图4所示的输出端口结构。

3 FIR滤波器仿真

FIR滤波器采用矩形窗函数设计法，图5给出了FIR滤波器的频率响应曲线；图6给出了FIR滤波器的单位取样响应曲线。由图5可知，FIR滤波器在2.4MHz左右，带外衰减可达60dB以上，完全满足WCDMA对消除码间干扰和相邻信道抑制的要求。

AD6624通过外配FPGA并用通用DSP控制，即可方便地实现数字中频接收。