LSI:多核提升下一代基站性能
2011-05-19 来源:通信世界周刊
LSI公司系统架构师 Henri Tervonen
LSI公司技术经理 Sundar Vedantham 博士
LSI公司市场营销总监 Tareq Bustami
智能电话的广泛普及和无处不在的3G/4G无线网络接入不断推动全球无线流量的快速增长。数据流量进一步增长,而语音流量则基本持平。据预测数据显示,今后几年间数据流量每年的增幅将达 150%,这意味着网络带宽需求每18个月就要翻一番。无线运营商希望新型芯片解决方案不仅能够高效满足上述增长需求,同时还要在不影响服务质量的情况下支持最新网络对于带宽的需求。
针对基站的系统应用优化
未来的基站对处理功能的要求更高,同时还要降低功耗并缩小尺寸。不妨设想一下LTE eNodeB 站需要支持的L1、L2和L3处理功能。如图1所示,L1模块负责天线接口管理、物理通道存取和测量。L2模块负责报头压缩 (RoHC)、加密、不同支持协议的分段/重组以及所需的多路复用。L3 模块则负责处理控制和传输层的需求,如 IPsec 与流量管理、BTS 模块管理、PMIPv6 以及 MIPv6 等。
展望新一代基站的前景,片上系统 (SoC) 方案拥有毋庸置疑的重要性,因为使用分立式组件再也无法满足 LTE 乃至今后更高标准对时延与确定性的要求。即便在 SoC 界限内,设计人员也同样面临着实现最佳架构与实现最优解决方案之间的权衡取舍问题。
传统多核方案与非对称多核方案的对比
面对日益复杂的基站需求,我们该如何进行选择?
传统的异构多核解决方案进一步发展将有助于解决 LTE 乃至更高标准带来的挑战。不过这种方法的功耗和确定性性能仍是待完善的问题,同时资源争夺问题也会造成麻烦。非对称多核解决方案模型倾向于用少量通用处理核心来处理需要较高软件灵活性的功能,同时用大量的硬件加速器来处理尽可能多的任务。硬件任务调度软件可管理核心与加速器之间的任务流。这种方法通常能将功耗减半并提升效率,因为所有必需的功能块都包含在同一SoC中。
非对称多核解决方案可最大限度地提高核心与加速器的利用率。相对于传统多核SoC而言,非对称多核SoC的设计工作更加复杂,不过一旦设计完成,非对称多核SoC就会给系统设计提供“量身打造的”方案,以将通用处理核心的要求减轻一半。
LSI Axxia 通讯处理器非对称多核架构示例
以下部分以 LSI Axxia 通讯处理器为例,介绍可从硬件加速获益的4个不同领域。
·智能分组引擎
无线应用领域的一个主要需求就是查找分组报头并在执行所需的报头修改后进行数据包路由。在非对称多核SoC中,硬件引擎无需CPU干预就能满足上述要求,从而将CPU核心从庞大的计算负荷中解放出来。就 LSI Axxia通讯处理器而言,这些引擎支持树形最长前缀分类、ACL(访问控制列表),而且在完全由硬件管理表格添加/删除/更新情况下能支持基于哈希的线速状态协议学习。同时,可对校验和进行检查并对输入流量进行 CRC 检验的 PIC(数据包完整性检查),也可作为该模块的一部分在硬件中提供支持。此外,作为协议处理的一部分,统计数据收集、状态管理、计时器维护和动态资源分配等也都由可同时支持数百万个通讯流的硬件进行管理。
·流量管理器
由于精细粒度通讯流在高速连接设置、断连和服务质量 (QoS)方面有较高要求,因此无线网络节点需要具备高级流量管理功能。基于硬件的流量管理器支持数百万个通讯流,可通过多级调度层级识别并管理通讯流,因此能够很好地满足有关需求。由于调度任务的复杂性可能非常高,因此调度程序应通过可动态调节的软硬件结合方式支持多种不同的策略,其中包括加权轮叫 (Weighted Round Robin)、加权赤字轮叫 (Weighted Deficit Round Robin)、加权公平队列 (Weighted Fair Queuing) 等。此外,硬件还需要支持多播、队列成形以及策略制定等功能。
·线速安全协议处理器
与安全相关的处理需求非常多,会占用大量通用 CPU处理能力。但基于通用CPU核心的解决方案存在吞吐能力的不稳定问题。
LSI Axxia通讯处理器中基于硬件的安全协议处理器可处理 6Gbit/s的流量,而 SoC上4个通用CPU 核心的负载为零。LSI Axxia处理器在SoC中包含两个用于处理 IPSec与DPI要求的独立硬件加速器引擎,从而可将起相同作用的通用核心彻底解放出来。DPI 硬件引擎也包含在 LSI ACP中,支持可用于过滤包含病毒和垃圾邮件的恶意流量的正则表达式扫描,并能对用于扫描的规则集进行动态更新。
·支持高效 SoC 通讯
就传统多核处理器而言,传入的流量始终由 CPU核心接收。上述核心将接收到的部分流量路由至加速器引擎进行处理,然后再将处理后的流量回收至核心,从而实现部分任务的核外处理。LSI Axxia除了几个硬件加速器模块之外还有4个 PowerPC 核心。为了能够高效路由片上流量,Axxia 通信处理器采用能实现任意流量路由的LSI虚拟管线技术。流量可从输入端口直接路由至硬件加速引擎,再路由到下一个加速引擎,传输路径完全取决于特定流量的处理需求,与是否使用CPU核心无关。
根据系统对每个数据包制定的各种分类决策,每个数据包或通讯媒体流在离开ACP之前都可经过引擎与CPU核心的任意路由组合。这种灵活性非常强大与便捷,有利于设计流经器件的通讯流。
- AI大模型时代,GPU高速互连如何正确破局
- 专访Silicon Labs:深度探讨蓝牙6.0的未来发展趋势
- 恩智浦发布S32J系列安全以太网交换机支持可扩展汽车网络,拓展CoreRide平台
- 智能无处不在:安谋科技“周易”NPU开启端侧AI新时代
- Rambus宣布推出业界首款HBM4控制器IP,加速下一代AI工作负载
- 现代摩比斯选择BlackBerry QNX,驱动下一代数字座舱平台
- MACOM获得美国防部资助开发GaN-on-SiC产品
- 我国首次实现骨干电网大规模卫星巡视,工作效率是人工 10 倍以上
- 英飞凌推出新型高性能微控制器AURIX™ TC4Dx
- 恩智浦FRDM平台助力无线连接
- Wi-Fi 8规范已在路上:2.4/5/6GHz三频工作
- 治理混合多云环境的三大举措
- Microchip借助NVIDIA Holoscan平台加速实时边缘AI部署
- 是德科技 FieldFox 手持式分析仪配合 VDI 扩频模块,实现毫米波分析功能
- 高通推出其首款 RISC-V 架构可编程连接模组 QCC74xM,支持 Wi-Fi 6 等协议
- Microchip推出广泛的IGBT 7 功率器件组合,专为可持续发展、电动出行和数据中心应用而设计
- 英飞凌推出新型高性能微控制器AURIX™ TC4Dx
- Rambus宣布推出业界首款HBM4控制器IP,加速下一代AI工作负载
- 恩智浦FRDM平台助力无线连接