PSD813F1及其接口编程技术

由ＷＳＩ公司研制的新一代可编程微控制器系统外围器件ＰＳＤ８１３Ｆ１芯片，具备完整的在系统可编程（Ｉｎ Ｓｙｓｔｅｍ Ｐｒｏｇｒａｍｍａｂｌｅ)特性。其在系统可编程不仅仅是对程序存储器而言，而是指整个芯片内的所有功能块的配置，而且可对器件的逻辑和功能进行随时组态或重组。该芯片采用模块化设计技术，可集成一个单片机应用系统所需的多个外围模块，如将ＦＬＡＳＨ ＭＥＭ、ＥＥＰＲＯＭ、ＳＲＡＭ、ＰＬＤ等集成到单一硅片上，为简化微控制器应用系统的设计、缩短产品的开发周期、提高系统的可靠性、降低系统的成本、缩小产品尺寸、增强系统保密性提供了一条捷径。      
１ ＰＳＤ８１３Ｆ１PSD813F1芯片的性能特点    
ＰＳＤ８１３Ｆ１的内部结构如图１所示。

ＰＳＤ８１３Ｆ１内部集成了可分区段保护的１２８Ｋ字节ＦＬＡＳＨ ＭＥＭ（闪速存储器）和３２Ｋ字节ＥＥＰＲＯＭ，以及掉电时通过切换到备用电源以保持数据的２Ｋ字节ＳＲＡＭ。每一个存储器块可以被用户通过配置定位在不同地址空间。ＦＬＡＳＨ ＭＥＭ分成８个大小相同的块，ＥＥＰＲＯＭ分成４个大小相同的块，以上各块均可被设定成程序空间或数据空间；２Ｋ字节的ＳＲＡＭ存储器可完成数据缓存的功能。 
芯片包括４个可编程Ｉ／Ｏ端口，共２７个允许独立配置的端口引脚，端口Ａ、Ｂ和Ｃ为８位，端口Ｄ为３位，端口可设置为ＭＣＵ Ｉ／Ｏ、ＰＬＤ Ｉ／Ｏ、外设Ｉ／Ｏ、地址输入输出、数据端口等不同的配置，而且其中的１６个Ｉ／Ｏ引脚可以设定为ＣＭＯＳ电平或漏极开路工作方式。这些端口的工作方式由数据输入、数据输出、方向、控制、驱动选择等寄存器决定，这些寄存器位于以ＣＳＩＯＰ为基地址的２５６字节空间里，ＣＳＩＯＰ基地址由配置软件决定，不同寄存器具有唯一的相对于ＣＳＩＯＰ基地址的偏移地址，对寄存器的操作可在程序中完成。
ＰＳＤ８１３Ｆ１psd813f1的译码逻辑由内部ＦＬＡＳＨ ＰＬＤ（包括ＦＤＰＬＤ和ＦＧＰＬＤ）实现，具体结构由与阵列组成。ＦＤＰＬＤ为内部功能部件提供地址译码，例如内部的ＦＬＡＳＨ ＭＥＭ、ＥＥＰＲＯＭ、ＳＲＡＭ、寄存器，以及Ｉ／Ｏ端口的选择。ＦＧＰＬＤ用于实现系统逻辑，如状态机功能块和组合逻辑的实现。
ＰＳＤ８１３Ｆ１的加密技术为系统的加密提供了便捷的实现方法，当ＰＳＤ配置寄存器中的保密位被置位时，不允许在器件编程器或通过ＪＴＡＧ端口读器件，当使用ＪＴＡＧ端口时，只有全芯片擦除命令允许，其他命令被阻断。 
２ ＪＴＡＧ编程 
ＰＳＤ８１３Ｆ１为真正的现场可编程器件，包括芯片的ＰＳＤ配置、ＰＬＤ阵列、ＥＥＰＲＯＭ和ＦＬＡＳＨ ＭＥＭ均能在系统中编程。 
基于ＰＳＤ技术的硬件设计方法是采用硬件描述语言来设计复杂的数字逻辑系统，生成符合ＰＳＤ芯片要求、在电路上可行的数字逻辑，通过ＷＳＩ公司提供的ＰＳＤＳＯＦＴ软件包，可生成编程器所需的目标文件（包括程序及系统配置文件），经ＪＴＡＧ接口可下载到芯片中。 
端口Ｃ是可复用的端口，可配置成ＪＴＡＧ编程端口，在现场对空白器件进行在系统编程或对已编程器件进行重新编程，而无需使用微控制器。另外，也可以通过微控制器执行来自ＥＥＰＲＯＭ的编程算法，ＦＬＡＳＨ ＭＥＭ也可在系统内被编程。通过执行来自ＦＬＡＳＨ ＭＥＭ的算法，ＥＥＰＲＯＭ也可用同样的方法进行编程。ＰＬＤ逻辑或其他ＰＳＤ８１３Ｆ１配置同样也可通过ＪＴＡＧ口或器件编程器编程。
ＰＳＤ８１３Ｆ１遵守ＩＥＥＥ１１４９．１ ＪＴＡＧＪｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ联合测试行动小组）技术规范的基本内容，支持ＪＴＡＴ接口的ＩＳＣ（Ｉｎ Ｓｙｓｔｅｍ Ｃｏｎｆｉｇｕｒｉｔｉｏｎ在系统配置）规范，允许ＰＳＤ８１３Ｆ１与其他工作于边界扫描方式的器件一起存在于ＪＴＡＧ链中，但不支持该技术规范内定义的边界扫描功能。
标准ＪＴＡＧ采用４个基本信号：ＴＣＫ，ＴＭＳ，ＴＤＩ，ＴＤＯ。其中，ＴＣＫ为同步时钟，ＴＭＳ为ＪＴＡＧ方式选择，ＴＤＩ、ＴＤＯ分别为串行数据输入和串行数据输出。ＷＳＩ公司的ＪＴＡＧ接口除以上４个基本信号外，还附加提供了用于增强功能的ＴＳＴＡＴ和／ＴＥＲＲ信号，其中ＴＳＴＡＴ代表正在进行的当前动作的瞬时状态，／ＴＥＲＲ指示对字节或扇区的编程／擦除是否超时。此外的附加信号为：／ＪＥＮ提供低电平有效的使能输入信号，以便使ＰＳＤ８１３Ｆ１的ＪＴＡＧ功能在端口Ｃ引脚上有效； ／ＲＳＴ复位目标系统，／ＴＲＳＴ复位目标板上的ＪＴＡＧ，ＣＮＴＬ是由用户定义的信号。 
３ ＰＳＤ８１３Ｆ１在数据采集系统中的应用 
ＰＳＤ８１３Ｆ１可与８位或１６位ＭＣＵ构成一应用系统，本文在此介绍了采用ＰＳＤ８１３Ｆ１与８０Ｃ１９６ＫＣ[２]构成的现场数据采集电路。 
３．１ 硬件结构 
系统硬件结构如图２所示，核心器件为８０Ｃ１９６ＫＣ和ＰＳＤ８１３Ｆ１，图中简化了复位等电路。

８０Ｃ１９６ＫＣ80c196kc为ＩＮＴＥＬ公司１６位单片机。该单片机具有１６位多路复用的地址／数据总线，工作于１２ＭＨｚ的时钟频率，系统主体程序采用Ｃ９６语言设计，程序空间大小占用３２Ｋ，系统设计要求采用非易失性存储器进行数据存储，另外需外扩ＳＲＡＭ用于数据缓存。程序存储、数据存储和数据缓存分别由ＰＳＤ８１３Ｆ１的ＦＬＡＳＨ ＭＥＭ、ＥＥＰＲＯＭ和ＳＲＡＭ完成
。 Ａ／Ｄ转换采用８０Ｃ１９６ＫＣ自身的１０位８路逐次比较型Ａ／Ｄ，键盘／显示接口芯片采用８２７９，与ＰＣ机通信采用ＭＡＸＩＭ公司的ＭＡＸ２３２用于ＲＳ－２３２通信，由ＭＡＸ８７４经精密调整后给８０Ｃ１９６ＫＣ提供４．０９６Ｖ电压。８２７９的片选和地址译码由ＰＳＤ８１３Ｆ１的ＦＧＰＬＤ完成。 
３．２ 软件设计 
３．２．１ ＰＳＤ８１３Ｆ１配置文件设计 
该电路在ＰＳＤＳＯＦＴ（ＷＳＩ公司提供的下载软件）中的配置为： 
·多路复用工作方式 
·ＡＬＥ高电平有效 
·读／写控制选择ＲＤ／ＷＲ 
ＰＳＤ８１３Ｆ１以ＡＢＥＬ语言为硬件描述语言，在本电路中的设计方法为： 
（１）内部译码实现：
ｆｓ０＝!ａ１５*!ａ１４*!ａ１３*!ａ１２; ／*ｆｓ为设计中ＦＬＡＳＨ ＭＥＭ 的保留名 ｆｓ０地址空间为００００ｈ～０ｆｆｆｈ*／ 
ｆｓ１＝!ａ１５*!ａ１４*!ａ１３*ａ１２; ／*ｆｓ１地址空间为１０００ｈ －－＞１ｆｆｆｈ*／ 
ｆｓ２＝!ａ１５*!ａ１４*ａ１３*!ａ１２; ／*ｆｓ２地址空间为２０００ｈ －－＞２ｆｆｆｈ*／ 
ｆｓ３＝!ａ１５*!ａ１４*ａ１３*ａ１２; ／*ｆｓ３地址空间为３０００ｈ －－＞３ｆｆｆｈ*／ 
ｅｅｓ０＝!ａ１５*ａ１４*!ａ１３*ａ１２; ／*ｅｅｓ为ＥＥＰＲＯＭ的保留名， ｅｅｓ０地址空间为４０００ｈ－－＞４ｆｆｆｈ*／ 
ｅｅｓ１＝!ａ１５*ａ１４*ａ１３*!ａ１２; ／*ｅｅｓ１地址空间为５０００ｈ －－＞５ｆｆｆｈ*／ 
ｅｅｓ２＝!ａ１５*ａ１４*ａ１３*!ａ１２; ／*ｅｅｓ２地址空间为６０００ｈ －－＞６ｆｆｆｈ*／ 
ｅｅｓ３＝!ａ１５*ａ１４*ａ１３*ａ１２;／*ｅｅｓ３地址空间为７０００ｈ －－＞７ｆｆｆｈ*／ 
ｒｓ０＝ａ１５*!ａ１４*!ａ１３*!ａ１２*!ａ１１*!ａ１０; ／*ｒｓ为ＳＲＡＭ 的保留名，地址空间为８０００－８３ｆｆｆｈ*／ 
ｃｓｉｏｐ＝ａ１５*!ａ１４*!ａ１３*ａ１２;／*ｃｓｉｏｐ基地址为９０００ｈ*／
２) 外部译码的实现：
将ＰＢ的最低位端口设计为片选信号的设计方法为 
ｃｓ１ ｐｉｎ７; ／*ＰＢ的０端口*／
ｃｓ１＝!ａ１５ *ａ１４*／ａ１３*ａ１２); ／*８２７９的地址空间为 ｄ０００ｈ－－＞ｄｆｆｆｈ*／ 
３．２．２ 程序设计
程序设计语言为Ｃ９６，其实现如下： 对ＳＲＡＭ的操作为： 
ｓｔａｔｉｃ ｃｏｎｓｔ ｕｎｓｉｇｎｅｄ ｃｈａｒ *ｐｏｉｎｔｅｒ＿ｓｒａｍ＝０ｘ８０００; ／*设置ＳＲＡＭ数据单元的基址指针*／ 
ｐｏｉｎｔｅｒ＿ｓｒａｍ＝０ｘａａ; ／*将数据写入基址单元*／
ｐｏｉｎｔｅｒ＿ｓｒａｍ[１]＝０ｘｂｂ; ／*将数据写入下一地址单元*／
…… 
对ＥＥＰＲＯＭ的操作为：
ｓｔａｔｉｃ ｃｏｎｓｔ ｕｎｓｉｇｎｅｄ ｃｈａｒ *ｐｏｉｎｔｅｒ＿ｅｅ＝０ｘ４０００; ／*设置ＥＥＰＲＯＭ空间的基址指针*／ 
ｐｏｉｎｔｅｒ＿ｅｅ＝０ｘａａ;
…… ／*延时等待，对ＥＥＰＲＯＭ的单元写入数 据时必须增添一定的时间延时*／ 
ｐｏｉｎｔｅｒ＿ｅｅ[ｉ]＝０ｘｂｂ； ／*ｉ为地址增量，即相对于基地 址的偏移量*／ 
…… 
端口Ａ、Ｂ的地址及各控制寄存器的地址由ＣＳＩＯＰ的基地址加偏移地址来决定，本设计中ＰＡ．０用于为８２７９的Ａ０提供地址信号。如不采用ＰＳＤ８１３Ｆ１，则需在８０Ｃ１９６ＫＣ和８２７９之间接７４３７３用于地址锁存输出，采用ＰＳＤ８１３Ｆ１则只需配置端口Ａ的ＰＡ．０工作于地址锁存工作方式，配置由Ａ口的控制寄存器（占据一字节空间）决定，实现方法如下：
ｓｔａｔｉｃ ｃｏｎｓｔ ｕｎｓｉｇｎｅｄ ｃｈａｒ *ｃｓｉｏｐ＝０ｘ９０００;
ｃｓｉｏｐ[２]＝０ｘｆｅ; ／*端口Ａ的控制寄存器相对于 ＣＳＩＯＰ基地址的偏移地址为０２Ｈ；此时ＰＡ．０ 在控制寄存器中的相应位为０，因此ＰＡ．０ 工作于地址锁存输出方式，其他高７位相 应位为１，因此工作于ＭＣＵ Ｉ／Ｏ方式*／ 对８２７９的初始化操作为： 
ｓｔａｔｉｃ ｃｏｎｓｔ ｕｎｓｉｇｎｅｄ ｃｈａｒ *ｐｏｉｎｔｅｒ＿８２７９＝０ｘｄ０００ｈ; ／*基址为数据口地址*／
ｐｏｉｎｔｅｒ＿８２７９[１]＝０ｘｄ１;／*对命令端口写入清除命令*／
ｄｏ{}
ｗｈｉｌｅｐｏｉｎｔｅｒ＿８２７９[１]‖０ｘ７ｆ＝＝０ｘ７ｆ); ／*等待清除完成*／ 
ｐｏｉｎｔｅｒ ８２７９[１]＝０ｘ２ａ; ／*送程序时钟分频常数*／ｐｏｉｎｔｅｒ＿
８２７９[１]＝０ｘ０８; ／*写键盘／显示器工作方式命令*／
ｐｏｉｎｔｅｒ＿８２７９[１]＝０ｘ９０; ／*写显示ＲＡＭ命令*／
ｐｏｉｎｔｅｒ＿８２７９＝０ｘ１０;／*向数据口送入显示数据０ｘ１０*／
总之，本文通过设计该数据采集系统，表明ＰＳＤ８１３Ｆ１芯片集ＦＬＡＳＨ ＭＥＭ、ＥＥＲＰＯＭ、ＳＲＡＭ、ＰＬＤ等于一体，可代替电路设计中的程序存储、数据存储、数据缓存和译码等芯片，从而可使单片机系统大大简化，一个实用系统可简化为"两片"系统，而其ＪＴＡＧ技术更是为该芯片的使用增添了便捷的设计和使用手段。