嵌入式
返回首页

芯原汪志伟:芯原IP、平台、软件整套解决方案,助力AIGC算力进一步升级

2024-06-13 来源:EEWORLD

6月13日,在芯原AI专题技术研讨会上,芯原高级副总裁、定制芯片平台事业部总经理汪志伟表示,“大模型”与AIGC对于算力需求正在不断升级,这既然体现在云端,也体现在边缘端和终端:云端训练主要侧重于高性能计算、大数据分析、海量数据存储,边缘计算则侧重于推理、实施决策和部分数据训练,终端数据采集则涵盖原始数据采集、带AI的智能传感器、为大模型提供Tokenized的数据输入。要解决这些从“云”到“端”的算力问题,就需要相应的硬件、相应的芯片。


芯原IP业务全球市场领先


芯原是一家能提供从IP到芯片设计、定制芯片一站式服务的完整解决方案的公司,拥有六大类处理器IP储备(神经网络NPU、图形GPU、视频VPU、音频/语音DSP、图象信号ISP、显示处理IP)所有的这些处理器IP都会在我们设计AIGC相关的芯片里面都会用到。



目前,芯原的IP业务已经在全球市场处于领先地位,半导体IP收入排名全球第七,License收入排名全球第五。


具体而言,视频处理器(VCU)市占率排名全球第一,全球前二十大云平台解决方案提供商中12个采用了芯原的IP;NPU全球累积出货超1亿颗,已被72家客户用于其128款人工智能芯片中,拥有超过10个市场应用领域;GPGPU在全球搭载出货量接近20亿。


汪志伟解析道,这几年发展非常好的NPU、GPGPU直接贡献到了AI机器人大模型所需的算力芯片和算力应用上;VPU经历了三年发展,它既可以进行图象的“放大、缩小、画质增强”,也可以成为AIGC生成式视频与图象的一部分;数模混这一部分,也支持到从250nm~5nm的不同芯片工艺节点,而且是在各个不同的方向上都有合作。



丰富的流片经验


为了更好的为AIGC提供IP,就一定需要一个平台,即芯原的定制芯片服务平台。每年该平台帮助客户设计30颗以上的芯片,全球首批7nm EUV芯片在2018年一次流片成功,已有多颗5nm芯片成功量产与流片。



汪志伟强调,芯原在各种先进工艺节点都有着丰富的流片与量产经验,从28nm~5nm有大量的流片与量产的经验。



持续迭代的系统级芯片设计平台


芯原针对系统级芯片的设计平台SiPaaS已经迭代很多年,i.MX覆盖前端到后端。而该平台为云端设计的芯片都与AI和AIGC相关。


“我们的SiPaaS系统设计平台经过多年不断演进,每年都有大量芯片基于该平台进行设计和流片。由于积累了丰富的技术,可以支持不同处理器架构、总线和存储器。因此,每次设计新一代芯片时,差距都非常小。这也是为什么我们的一次流片成功率能达到90%以上。”汪志伟表示,芯原从前端设计入手,近年来已经扩展到软件设计,并将完整的软件SDK交付给客户。



举例来说,一家全球性芯片大厂利用SiPaaS设计的转码芯片,是全球首批5nm高性能转码芯片之一,目前已经应用在数据中心。该芯片搭载了芯原自己的AI引擎,通过AI解码后的图像,可以生成新的图像和视频内容。



再举例来说,芯原还为客户设计了用于数据中心的高算力AIGC芯片,适用于训练和推理,内核包括多核高性能CPU和芯原高性能GPGPU-AI IP。由于高性能AIGC芯片需要非常庞大的带宽,这款芯片还搭载了6400Mhz的HBM3。



为满足数据中心对算力不断增长的需求,芯原设计了支持Chiplet互联的芯片。它可以通过4~6路接口互联,将4颗以上的芯片拼接在一起。


汪志伟介绍,芯原为客户设计的芯片面积已经达到六七百平方毫米,已经接近光照极限,很难进一步增大面积,这种情况下Chiplet设计就是解决算力问题的途径之一。



芯片需要软件的支持,因此,芯原提供从IP到芯片再到软件的一站式完整解决方案。通过这套解决方案,能够充分发挥硬件性能的完整软件协议栈,从底层到中间层,满足推理和训练的要求,解决芯片间和板卡间互联的通信问题。



通过车规认证的的设计流程


汽车是边缘AIGC重要应用场景之一,芯原设计流程早在两年前就通过了车规安全认证,目前已经有多个客户和项目在进行车规芯片设计。


芯原设计的自动驾驶芯片支持300TOPS~500TOPS算力,能够在车上运行大模型,实现超高算力。需要强调的是,芯原在设计阶段就完成了基础软件的开发,如多目标检测和自动泊车功能。这样,当客户收到芯片后,就可以在一个月内使用视觉、AI、传感器和自动驾驶等车载功能,帮助客户大大缩短整车的上市时间。


此外,在座舱中,芯原实现了人脸识别、手势识别和驾驶员状态识别等基础算法和功能,提供基础算法软件平台。对于软件能力或算法较弱的客户,这些平台可以帮助其在基础上进行优化和二次开发,针对自身需求微调算法或模型。



针对智慧出行应用,芯原按照高算力、低功耗、高可靠性要求,设计开发所需的平台化的Chiplet方案及相关技术,并提供从Chiplet、Die-to-Die接口、封装到软件的整体解决方案。



不止如此,早在2022年4月2日,芯原宣布正式加入UCIe(Universal Chiplet Interconnect Express)产业联盟。


作为中国大陆首批加入该组织的企业,芯原将与UCIe产业联盟其他成员共同致力于UCIe版本规范和新一代UCIe技术标准的研究与应用,为芯原Chiplet技术和产品的发展进一步夯实基础。



为边缘带来AIGC


在边缘计算领域,芯原同样拥有许多成果。


比如说,客户设计的AI-ISP目前已经成功流片,并应用于国内一家手机大厂。该芯片从确定到流片仅用9个月时间。


该AI-ISP芯片带有AI增强功能,算力强劲,可以轻松运行一般的推理任务,能够提高手机用户图像成像质量,获得更好效果。这也是AIGC的一部分,所有的原始数据和通过AI处理的数据都可以通过手机上传到云端,作为云端训练数据的一部分。



在端侧比较典型的另一个案例是Open Se Cura项目,这是一个低功耗安全智能传感芯片,与谷歌合作开发。


该芯片在端侧帮助大模型采集数据,适用于智能门铃、安全摄像头和智能图像处理,还可以用于语音和图像的唤醒功能。芯原进行了许多数字设计的最佳实践,从确定到设计完成仅用了七个半月的时间。


进入嵌入式查看更多内容>>
相关视频
  • 5G边缘计算

  • Verilog RTL编程实践

  • FPGA时序约束

  • 领航者ZYNQ开发板视频

  • Verilog HDL数字集成电路设计原理与应用

  • 正点原子领航者ZYNQ视频第一期FPGA设计篇

精选电路图
  • 如何从标准USB插座构建双+5V/-5V电源

  • 基于2N3055的晶体管功率放大器电路

  • 一个简单的太阳能电池充电器电路

  • 基于LH0032构建的视频放大器电路

  • 继电器的电气符号、功能、类型、技术参数

  • 一文详解全波整流的过程

    相关电子头条文章