高速DSP系统PCB板的可靠性设计
2007-08-14 来源:电子设计信息网
引言
由于微电子技术的高速发展,由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展,而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大,而且信号的频率也很高,随着高速器件的使用,高速DSP(数字信号处理) 系统设计会越来越多,处理高速DSP应用系统中的信号问题成为设计的重要问题,在这种设计中,其特点是系统数据速率、时钟速率和电路密集度都在不断增加,其PCB印制板的设计表现出与低速设计截然不同的行为特点,即出现信号完整性问题、干扰加重问题、电磁兼容性问题等等。
这些问题能导致或者直接带来信号失真,定时错误,不正确数据、地址和控制线以及系统错误甚至系统崩溃,解决不好会严重影响系统性能,并带来不可估量的损失。解决这些问题的方法主要靠电路设计。因此PCB印制板的设计质量相当重要,它是把最优的设计理念转变为现实的惟一途径。下面讨论针对在高速DSP系统中PCB板可靠性设计应注意的若干问题。
电源设计
高速DSP系统PCB板设计首先需要考虑的是电源设计问题。在电源设计中,通常采用以下方法来解决信号完整性问题。
考虑电源和 地的去耦
随着DSP工作频率的提高,DSP和其他IC元器件趋向小型化、封装密集化,通常电路设计时考虑采用多层板,建议电源和地都可以用专门的一层,且对于多种电源,例如DSP的I/O电源电压和内核电源电压不同,可以用两个不同的电源层,若考虑多层板的加工费用高,可以把接线较多或者相对关键的电源用专门的一层,其他电源可以和信号线一样布线,但要注意线的宽度要足够。
无论电路板是否有专门的地层和电源层,都必须在电源和地之间加一定的并且分布合理的电容。为了节省空间,减少通孔数,建议多使用贴片电容。可把贴片电容放在PCB板背面即焊接面,贴片电容到通孔用宽线连接并通过通孔与电源、地层相连。
考虑电源分布的布线规则
分开模拟和数字电源层
高速高精度模拟元件对数字信号很敏感。例如,放大器会放大开关噪声,使之接近脉冲信号,所以在板上模拟和数字部分,电源层一般是要求分开的。
隔离敏感信号
有些敏感信号(如高频时钟) 对噪声干扰特别敏感,对它们要采取高等级隔离措施。高频时钟(20MHz以上的时钟,或翻转时间小于5ns的时钟)必须有地线护送,时钟线宽至少10mil,护送地线线宽至少20mil,高频信号线的保护地线两端必须由过孔与地层良好接触,而且每5cm 打过孔与地层连接;时钟发送侧必须串接一个22Ω~220Ω的阻尼电阻。可避免由这些线带来的信号噪声所产生的干扰。
软、硬件抗干扰设计
一般高速DSP应用系统PCB板都是由用户根据系统的具体要求而设计的,由于设计能力、实验室条件有限,如不采取完善、可靠的抗干扰措施,一旦遇到工作环境不理想、有电磁干扰就会导致DSP程序流程紊乱,当DSP正常工作代码不能恢复时,将出现跑飞程序或死机现象,甚至会损坏某些元器件。应注意采取相应的抗干扰措施。
硬件抗干扰设计
硬件抗干扰效率高,在系统复杂度、成本、体积可容忍的情况下,优先选用硬件抗干扰设计。常用的硬件抗干扰技术可归纳为以下几种:
(1) 硬件滤波:RC 滤波器可以大大削弱各类高频干扰信号。如可以抑制“毛刺”干扰。
(2) 合理接地:合理设计接地系统,对于高速的数字和模拟电路系统来说,具有一个低阻抗、大面积的接地层是很重要的。地层既可以为高频电流提供一个低阻抗的返回通路,而且使EMI、RFI变得更小,同时还对外部干扰具有屏蔽作用。PCB 设计时把模拟地和数字地分开。
(3) 屏蔽措施:交流电源、高频电源、强电设备、电弧产生的电火花,会产生电磁波,成为电磁干扰的噪声源,可用金属壳体把上述器件包围起来,再接地,这对屏蔽通过电磁感应引起的干扰非常有效。
(4) 光电隔离:光电隔离器可以有效地避免不同电路板间的相互干扰,高速的光电隔离器常用于DSP和其他设备(如传感器、开关等) 的接口。
软件抗干扰设计
软件抗干扰有硬件抗干扰所无法取代的优势,在DSP 应用系统中还应充分挖掘软件的抗干扰能力,从而将干扰的影响抑制到最小。下面给出几种有效的软件抗干扰方法。
(1) 数字滤波:模拟输入信号的噪声可以通过数字滤波加以消除。常用的数字滤波技术有:中值滤波、算术平均值滤波等。
(2) 设置陷阱:在未用的程序区内设置一段引导程序,当程序受干扰跳到此区域时,引导程序将强行捕获到的程序引导到指定的地址,在那里用专门程序对出错程序进行处理。
(3) 指令冗余:在双字节指令和三字节指令后插入两三个字节的空操作指令NOP,可以防止当DSP系统受干扰程序跑飞时,将程序自动纳入正轨。
(4) 设置看门狗定时:如失控的程序进入“死循环”,通常采用“看门狗”技术使程序脱离“死循环”。其原理是利用一个定时器,它按设定周期产生一个脉冲,如果不想产生此脉冲,DSP就应在小于设定周期的时间内将定时器清零;但当DSP程序跑飞时,就不会按规定把定时器清零,于是定时器产生的脉冲作为DSP复位信号,将DSP重新复位和初始化。
电磁兼容性设计
电磁兼容性是指电子设备在复杂电磁环境中仍可以正常工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来干扰,又能减少电子设备对其他电子设备的电磁干扰。在实际的PCB板中相邻信号间或多或少存在着电磁干扰现象即串扰。串扰的大小与回路间的分布电容和分布电感有关。解决这种信号间的相互电磁干扰可采取以下措施:
选择合理的导线宽度
由于瞬变电流在印制线条上产生的冲击干扰主要是印制导线的电感成分引起的,而其电感量与印制导线长度成正比,与宽度成反比。所以采用短而宽的导线对抑制干扰是有利的。时钟引线、总线驱动器的信号线常有大的瞬变电流,其印制导线要尽可能短。对于分立元件电路,印制导线宽度在1.5mm左右即 可满足要求;对于集成电路,印制导线宽度在0. 2mm~1. 0mm之间选择。
采用井字形网状布线结构。
具体做法是在PCB印制板的一层横向布线,紧挨着的一层纵向布线。
散热设计
为有利于散热,印制板最好是自立安装,板间距应大于2cm,同时注意元器件在印制板上的布排规则。在水平方向,大功率器件尽量靠近印制板边沿布置,从而缩短传热途径;在垂直方向大功率器件尽量靠近印制板上方布置,从而减少其对别的元器件温度的影响。对温度较敏感的元器件尽量布放在温度比较低的区域,而不能放在发热量大的器件的正上方。
结束语
在高速DSP应用系统的各项设计中,如何把完善的设计从理论转化为现实,依赖于高质量的PCB印制板,DSP电路的工作频率越来越高,管脚越来越密,干扰加大,如何提高信号的质量很重要。因此系统的性能是否良好,与设计者的PCB印制板质量密不可分。如能合理布局设计,减少噪声,降扰,避开不必要的失误,对系统性能的发挥起到不低估的作用。
下一篇:基于模式的SoC设计方法研究
- 意法半导体披露 2027-2028 年财务模型及2030年目标实现路径
- 创实技术electronica 2024首秀:加速国内分销商海外拓展之路
- 欧洲三大芯片巨头,重新审视供应链
- 一场IC设计业盛宴!10场论坛 200位演讲嘉宾,300+展商亮相2万平米专业展会!
- 富昌电子于杭州举办技术日活动,聚焦新能源“芯”机遇
- 消息称铠侠最快明天获上市批准,市值有望达 7500 亿日元
- 美国政府敲定对格芯 15 亿美元《CHIPS》法案补贴,支持后者提升在美产能
- SK 海力士宣布量产全球最高的 321 层 1Tb TLC 4D NAND 闪存,计划 2025 上半年对外出货
- 三星电子 NRD-K 半导体研发综合体进机,将导入 ASML High NA EUV 光刻设备