采用 ＰＬＬ 技术的合成频率源设计

摘要： 介绍分频锁相频率合成技术。通过对锁相环工作过程及相位噪声等的基本原理的分析， 采用
ＰＬＬ技术成功设计了 １．８ ＧＨｚ 锁相频率源。在该锁相源中分频鉴相器采用 ＡＤＩ 公司的 ＡＤＦ４１１８，
ＶＣＯ采用 Ｍ／Ａ－ ＣＯＭ公司的 ＭＬ０８１１００－ ０１８５０， 低通环路采用三阶 ＲＣ 低通滤波器。 其相位噪声
为－ ７５ ｄＢｃ／ｋＨｚ、杂散抑制为－ ８５ ｄＢｃ。实验测试获得了较好的技术指标， 能满足现代移动通信 Ｃ 网
和 Ｇ 网射频子系统对本振源的要求。

Re: 采用 ＰＬＬ 技术的合成频率源设计

好东西，十分感谢！

Re: 采用 ＰＬＬ 技术的合成频率源设计

先下再顶，也总是入不敷出啊。

顶啊！！！！！！！！！！！

DING

学习下