[讨论] 各种情况下IO口省电情况

帮你呼叫PIC版主，哈哈@dingzy_2002

悬空时要使用外部上下拉电阻或内部上下拉电阻 禁止IO浮动
输出高电平或低电平外部不需要处理
接共阴极不点亮是引脚输出与点亮相反的电平即可

如果要降低电流，需要让端口在不用的时候，不能输出或者输入电流。例如，如果端口有上拉电阻，那么这个端口不用的时候，让端口输出高点电平，这样的话，电阻两端都是高电平，就避免了电流的产生

选择那种IO模式，需要根据外电路来确定，不能空谈IO本身。

引脚在悬空时，如何设置能够节省电流？如何设置能减少干扰？
默认弱上拉型即可。

引脚外部接地时，如何设置能够节省电流？如何设置能减少干扰？
低功耗设计时不能把IO直接接地，非要接地，配置成高阻输入模式。

引脚外部接VCC时，如何设置能够节省电流？如何设置能减少干扰？
同样不宜这么设计，MCU的IO不用就悬空，然后一律为默认弱上拉模式。非要接VCC，同样为弱上拉模式。

IO口直接接共阴数码管段选，我不需要点亮该选时如何设置IO口模式跟省电流？
为增强驱动，IO应配置为推挽输出模式或者开漏输出模式，不需要点亮时无需额外处理。务必注意，低功耗设计要考虑的是外围电路，不能只考虑IO本身，那是无意义的行为。

1引脚在悬空时，如何设置能够节省电流？如何设置能减少干扰？
  由于现在的MCU是CMOS工艺，大部分引脚设置成输入时，其内部电路为施密特触发输入，在外部干扰或存在接近1/2的VDD电压时，其施密特电路将存在较大电流，对功耗和寿命产生影响。
① 所以一般引脚不用（悬空时），建议设置成输出模式，以将低功耗及寿命。
② 一般MCU管脚的H与L输出的驱动电流是不一样的，置L的驱动电流要更大点，抗干扰能力更强。
③可靠性要求高的场合，一般在MCU上电后，尽快设置引脚状态为好。
④另外的情况：如果引脚是悬空输入，但不允许设置成输出模式（如与外部其它器件相连进行通讯或控制），可以先将引脚设置成模拟输入（如果有的话），等待外部器件工作确定后，已径将此引脚确定电平了，再切换到悬空输入状态。

2引脚外部接地时，如何设置能够节省电流？如何设置能减少干扰？ 3引脚外部接VCC时，如何设置能够节省电流？如何设置能减少干扰？ 引脚在外部接地或接电源时，本身就具有较强的抗干扰能力，可以将引脚设置为悬空输入状态，来降低功耗 但不要开启上拉（外部接地）或下拉（外部接VDD），以及输出状态。上拉或下拉会产生额外的电流消耗（电流在UA级）； 设置成输出状态，可能会因管脚的误动作，从而短路输出级，产生较大电流。 本帖最后由 dingzy_2002 于 2019-1-12 16:17 编辑

IO口直接接共阴数码管段选，我不需要点亮该选时如何设置IO口模式跟省电流？
数码管也属于单向电流工作元件，所以使用数码管，在不点亮状态下，也应该将引脚设置成输出模式
不点高的位保持电平相等就可以了，置H与置L要按数码管的接法
共阴时，IO置L；共阳时，IO置H，方便软件控制与切换。