[求助] verilog中怎么实现对两个部分代码的判断执行

我想实现通过不同的输入对两种功能进行选择，比如a=1时执行功能1，a=0时执行功能2。
现在功能1和功能2的代码已经单独综合成功。

但是现在有个问题：
如果想把这两种功能放在一份代码中完成，就需要在最开始就对a进行判断，
但是功能1和2都是由多个always组成的，always之间不能嵌套，
所以我就不知道应该怎么把这个判断语句放进去了

那么我应该怎么把功能1和2划分成两个独立模块呢
或者直接再写一个顶层文件来判断然后元件例化？

谢谢大佬们！！！

你可以让两部分同时执行，最后根据条件选择一个你想要的结果就可以了