[资料分享] TMS320C6655固定和浮点数字信号处理器

       KeyStone 多核架构为集成 RISC 和 DSP 内核与专用协处理器和 I/O 提供了一种高性能架构。KeyStone 是其同类解决方案中的首款，能够提供充裕的内部带宽，实现对所有处理内核、外设、 协处理器以及 I/O 顺畅的访问。这是通过四大硬件元素实现的：多核导航器、TeraNet、多核共享内存控制器以及 HyperLink。

       多核导航器是一款基于包的创新管理器，可管理 8192 个队列。在把各种任务分配给这些队列时，多核导航器可提供硬件加速分发功能，将任务导向可用的适当硬件。这种基于数据包的片上系统 (SoC) 可使用 拥有2Tbps 带宽的 TeraNet 来传输数据包。多核共享内存控制器允许处理内核直接访问共享内存，避免占用 TeraNet 的带宽，这样数据包传输就不会受到内存访问的限制。

      HyperLink 提供 40 Gbaud 芯片级互连，该互连让 SoC 能够协同工作。HyperLink 支持低协议开销与高吞吐量，是芯片间互连的理想接口。通过与多核导航器协同工作，HyperLink 可将任务透明地分发给串联器 件，而任务的执行就如同在本地资源上运行一样。

一个 (C6655) 或两个 (C6657) TMS320C66x ™ DSP 内 核子系统 (CorePacs)，每个系统都拥有
850 MHz（仅 C6657），1.0 GHz 或 1.25 GHz C66x 定点/ 浮点 CPU 内核
1.25 GHz 时，定点运算速度为 40 GMAC / 内核
针对浮点 @ 1.25GHz 的 20 GFLOP / 内核
存储器
每内核 32K 字节一级程序 (L1P) 内存
每核 32K 字节一级数据 (L1D) 内存
每核 1024K 字节本地 L2
多核共享存储器控制器 (MSMC)
1024KB MSM SRAM 内存 （由 C6657 的两个 DSP C66x CorePacs 共享）
MSM SRAM 与DDR3_EMIF 的内存保护单元
多核导航器
带有队列管理器的 8192 个多用途硬件队列
基于包的 DMA 支持零开销传输
硬件加速器
两个 Viterbi 协处理器
一个 Turbo 协处理器译码器
外设
4 个 SRIO2.1 线道
每通道支持 1.24/2.5/3.125/5G 波特率运行
支持直接 I/O，消息传递
支持四个 1x，两个 2x，一个 4x，和两个 1x + 一个 2x 链路配置
PCIe Gen2
单端口支持 1 或 2 个通道
每通道支持的速率高达 5 GBaud
HyperLink
连接到其它支持资源可扩展性的 KeyStone 架构连接
支持高达 40 Gbaud
千兆以太网 (GbE) 子系统
一个 SGMII 端口
支持 10/100/1000 Mbps 工作速率
32 位 DDR3 接口
DDR3-1333
8GB 可寻址空间
16 位 EMIF
通用并行端口
两个通道，每个 8 位或 16 位
支持 SDR 和 DDR 传输
两个 UART 接口
两个多通道缓冲串行端口 (McBSP)
I2C 接口
32 个 GPIO 引脚
SPI 接口
信号量 (Semaphore) 模块
8 个 64 位定时器
两个片上 PLL
SoC 安全支持
商用温度：
0°C 至 85°C
扩展温度范围:
-40°C 至 100°C
扩展低温：
-55°C 至 100°C

TMS320C6655/57 定点和浮点数字信号处理器 数据表 (Rev. A)