[讨论] 【射频】【MADE IN JAPAN】

射频信号【AMP IN】

介质滤波处理＋第一级放大

直接第二级放大

直接第三级放大

匹配电路和  【Doherty放大器】

整个纯的渡黄金

信号通道背部处理方式

箭头是   GND孔和密度 以及大小

• 讨论：射频高速PCB设计多少间距打一个GND过孔？
• [讨论] 无GND过孔＋【表面外带处理】

此内容由EEWORLD论坛网友btty038原创，如需转载或用于商业用途需征得作者同意并注明出处

没有特别的规定。原则是越多越好，但过多会导致板子的强度下降，并增加加工时间和成本。

和频率 波长  计算   大小    感觉随意的  很少看见 特别的 是不是都随意

纯金的板子，看着就高大上档次啊。

这个估计指标至上  整体工艺不错  

原则前帖已说，并不存在什么“随意”。

有没有具体算法  应用案列   指导一下

比如说这种  

都说了，越多越好，但考虑成本和强度问题，一般取均衡。算法不存在，非较真，那就是将PCB各覆地层间的局部电位差降低到信号强度的至少两个数量级以下，越低越好，最好没有电位差。

好吧  我一直都秉承越多越好的计策 谢谢大神指点

论包地走线的定势思维

来源：一博自媒体 时间：2018-10-29 类别：微信自媒体

黄刚    一博科技高速先生团队队员

线宽要按50或者100欧姆设计，差分线要做等长，电源走线要粗一点，电源地平面最好紧耦合等等这些PCB设计的常规操作相信没人质疑。那么对于走线包地要打孔，估计你们也不会有什么意见吧……

有些PCB设计的操作，工程师们已经在脑海中形成了定势的思维，甚至都已经写进了各种skill或者约束规则里面。无可否认，大部分这些设计都是经过了多次的验证，说白了就是换谁来做都不会有问题的那种。前面也说了，对于走线包地要打孔这一点，其实看起来也是一个常规的操作，但是却并不是每个人做都能做得很好的哦。我们最近就收到这样的一个case，本来想炫一把包地打孔的高手风范，结果还比不上包地不打孔这种我们认为错误的做法。
 
这个板子也是一个比较特殊的板子，首先它只是一块双面板，板厚是1mm，其次它居然要走高速线，板内的高速线达到了10Gbps。听起来是不是很恐怖？当然其实在我们看来，走表层也不是不能走10Gbps的信号，其实我们甚至还走过25Gbps的光模块信号。由于可以只在表层走完，而且我们知道1mm的板厚如果要控制100欧姆差分阻抗的话，也就只能通过表层共地的方式进行阻抗控制了，下面底层的地基本是影响不了阻抗的了。通过阻抗的精确计算后，我们确定了差分线的线宽，线距，以及信号线两边到包地的距离以便控制到阻抗。如下所示：

板子很简单，这些10Gbps的高速线就几对，因此工程师在我们高速先生还没反应过来的时候就已经把走线走出来了，几inch的走线，走线走在表层，底层铺下地，然后中间打一些地过孔，距离大概500mil左右的地孔，部分PCB走线如下所示： 
 

然后这个那么“简单”的设计项目，也没有说要做仿真，后面准备投板了，才象征性的发给我们检查一下。我们初步看了下就觉得有点问题（这里先卖个关子哈），认为这个设计比较特别，建议做一下仿真。PCB工程师和客户都觉得会不会夸张了一点，看着我们高速先生坚定的眼神之后，还是同意去看一下。
 
果然，仿真证实了我们的怀疑，从插损和回损来看，在较低的频段就会有比较尖峰的谐振点。基本上肯定会影响到10Gbps的信号了，下文会有眼图的情况哈。

正好这类10Gbps的走线不止一对，另外有一对由于底层需要铺其他的电源和走线，因此不能像上面这对走线一样，很幸福的拥有一个下面完整的参考层，因此另外一对走线只能完全通过表层的包地来控制阻抗，因此也就没必要在沿途打地过孔了。如下所示： 

PCB工程师还战战兢兢的过来和我们高速先生说，这对走线底层没办法铺地，所以就没法打地过孔，会不会更差啊。
干脆我们怀着期待的心情又做了一次仿真，结果奇迹……并没有出现！！！ 
从插损曲线来看，谐振点变得更靠近而且很密了，间隔不到1个GHz就有一个谐振，看起来也是一个比较差的结果。
 
但是呢，俗话说得好，没有对比就没有伤害。有的东西看起来更差，但是我们一定要有信心，因为不知道什么时候，别人就会比你更差。我们把两种情况摆在一起看下，就会发现，其实不打孔这种看起来不对的做法，其实反而是两者较优的一方。

如果看不懂上图的无源参数也没关系，我们把眼图对比一下，你们就清楚了。
 

同样在10Gbps情况下，两者的眼图结果是这样的：你会发现眼高和眼宽都会有差异，其中眼高居然差了近30mV，抖动也有一定的差距。 

当你千方百计想遵循规则或者一些常规操作去走的时候，可能出来的结果反而还不如一个“懒”的方法。我们经常会认为打地过孔进行包地肯定是只有好处没有坏处，但是高速设计本身却并没有人们想象得那么简单，很多细微的东西忽略了可能会出现这种反常的结果。

你们能告诉我为什么会这样吗？或者有没有更好的做法提高性能？

看来很多网友都看出了端倪，包地打孔其实是要满足一些特定的条件的。过孔间的距离其实就决定了谐振点的间隔。我们在很多场合也说过，打孔的间距要小于信号波长的二十分之一以上。对于一个10Gbps的信号而言，500mil的过孔间隔已经是太大了。这样就会导致特定频率的能量有机会泄露出去，形成我们看到的谐振。

其实改进的方法也很简单，既然包了地，那么孔打密一点的话距能够规避10Gbps范围的谐振了。从上文的500mil变成250mil之后，你会发现谐振点就往后推了一倍。如下所示，这个时候对我们10Gbps的传输基本就没什么影响了。

我们再来看看两者眼图的对比，从500mil到250mil打孔间隔，眼高提升了45mV，不小的差距了。

当然我们也要认识到一点，其实只要是包地打孔的情况，就必定会有谐振点的出线，前面也有文章分析过这一点了，这也就是为什么我们高速先生不建议数字信号包地的原因。但是如果在一些特定情况下必须包地，那么我们虽然不能阻止谐振点的出现，但是我们可以通过调节打孔的间距使它对特定速率信号的影响减到最小，也就可以满足我们的要求了。

谢谢   学习学习   

还有一篇解释说明更关键，在审核中。。。。

稍等看一下

认真看了看   关于大信号 射频微波 微带这方面的   验证有没有讲解的   这个偏向于高速的