[FPGA开发] 【Modelsim常见问题】Error loading design

问题原因
提示信息中提示没有Verilog的仿真许可证，表明是没有获得软件使用许可。

即使用了非免费版本的Modelsim软件，却没有获得软件使用许可证

另外，如果没有提示仿真许可问题，可能是你的代码问题，最大的可能是你的testbench文件的文件名和文件中的模块名不一致，例如testbench文件名叫led_tb.v，而文件中命名模块时写的却是lde_tb。

解决方法
方法1：使用免费版本的modelsim软件，如modelsim altera stater edition。
方法2：购买软件许可证。
方法3： 破解modelsim软件，破解方法见如下链接（altera收费版和se版本破解思路相同，破解工具通用）：
【工具教程】ModelSim Altera软件非免费版本的破解方法
http://www.corecourse.cn/forum.php?mod=viewthread&tid=27737
 

获得许可后最好重启Quartus II软件
 

谢谢分享！学习了