ise里对组合逻辑电路用波形进行仿真,为什么时延100ns这么大?

ajbzjh   2009-4-8 15:53 楼主
ise里对组合逻辑电路用波形进行仿真,在100ns~200ns期间设定了输入参量的波形,但是结果却在200ns以后才显示正确的逻辑输出。时钟周期200ns,高低电平各100ns

回复评论 (2)

不知道你怎么仿的,用的什么器件,仿的什么逻辑电路,无法回答。
并且,我并不倾向于用ISE做仿真,为什么不用modelSim
点赞  2009-4-8 18:48
说明过了一级寄存器

剔除毛刺 保持信号稳定
点赞  2009-4-9 09:58
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复