verilog里面count=count+1;的硬件电路是什么样子的？

ganzhifang 2010-3-19 12:57 楼主

用到add模块了是吗？最后面的1 是如何做的？

如果用count<=count+1; 会有什么不同呢？我知道一个是阻塞的一个是非阻塞的。我问的是实际效果？会导致不期望的逻辑错误吗？

回复评论（7）

沙发 ray0915

always@(posedge clk)
begin
count=count+1;
end

我说的是这个里面的count

点赞 2010-3-19 12:59

板凳叱咤调频

“<=”非阻塞赋值语句，“=”阻塞赋值语句，其表现的区别：
非阻塞赋值语句，在该块语句结束后才得到值；
阻塞赋值语句，在此语句结束之后马上得到值；
举例：
always@(posedge clock)
  m=3;
  n=75;
  n<=m;
  r=n;
语句执行结束后，r的值为75，而不是3，就是说在本块语句结束时，n的值才改变.
不知道说明白了没，希望对你有所帮助

点赞 2010-3-19 14:21

4楼 hezonghu

引用: 引用 2 楼 lwenming 的回复:
“<=”非阻塞赋值语句，“=”阻塞赋值语句，其表现的区别：
非阻塞赋值语句，在该块语句结束后才得到值；
阻塞赋值语句，在此语句结束之后马上得到值；
举例：
always@(posedge clock)
m=3;
n=75;
n<=m;
r=n;
语句执行结束后，r的值为75，而不是3，就是说在本块语句结束时，n的值才改变.
不知道说明白了没，希望对你有所帮助

这我知道。我是想问对于
always@(posedge clk)
begin
count=count+1;
end

阻塞和非阻塞都没关系吧？都能起到计数器的作用是吧？

点赞 2010-3-19 16:27

5楼 zhangfeidi

引用: 引用 3 楼 delacroix_xu 的回复:

引用 2 楼 lwenming 的回复:
“<=”非阻塞赋值语句，“=”阻塞赋值语句，其表现的区别：
非阻塞赋值语句，在该块语句结束后才得到值；
阻塞赋值语句，在此语句结束之后马上得到值；
举例：
always@(posedge clock)
m=3;
n=75;
n<=m;
r=n;
语句执行结束后，r的值为75，而不是3，就是说在本块语句结束时，n的值才改变.
不知道说……

a=a+1是组合电路一只是不稳定态
a<=a+1是时序电路跟着clk走

点赞 2010-3-19 17:33