请问有4路24位的TTL电平信号的数据采集怎么设计和选型？

引用: 引用 4 楼 schlafenhamster 的回复:
是代表6个BCD（每个4线）吗？

引用: 引用 3 楼 naive_lin 的回复:
都是0或1，有点像数据线，24条都是。这里可以不考虑先后时序

引用: 引用 8 楼 shuiyan 的回复:
引用 3 楼 naive_lin 的回复:
都是0或1，有点像数据线，24条都是。这里可以不考虑先后时序

24条中的信号是乱序，无规律。那4个之间呢？
选用74xx148，8-3编码器，24个信号需要3个148，对应9个输出引脚。

如果4个之间也是无序，可能同时的，那一共需要12个148，cpu需要（9*4）=36个IO口。

如果4个分时，就需要3个148，（9+4）=13个IO口。

如果选用多引脚的CPLD，也是可选方案。