Dram芯片中的DQM信号是做什么用的？

在开发dsp的Dram扩展，32位DRAM芯片，有4个DQM信号，分别对应D0~D7，。。。，D24~D31。
为了布线方便，我并没有把DSP的D0~D31数据位信号按照次序与DRAM的D0~D31对应连接，而是乱序的，并且跨越了DQM0~DQM3的管辖范围（比如DSP的D0连到了RAM的D16上），请问如此连接会影响RAM的正常读写操作吗？
DQM0~DQM3到底是做什么用的？在本例中是不是同时同相的变化？
多谢各位了！

DSP布线时，请按如下方式分配重要信号线

1组： DQ0~DQ7+DQM0
2组： DQ8~DQ15+DQM1
3组： DQ16~DQ23+DQM2
4组： DQ24~DQ31+DQM3

上述4组信号号，要在尽量布在同一层，不要相互跨跃，而且严格来讲，要做等长处理，保证时序的正确性。。。

你乱接，信号就会乱，读写就会不正确，调试就会头大，最终就会放弃，重新画板，重新来，麻烦不断。。。

请楼主三思啊~!

DQM用来屏蔽数据位  比如16位CPU，只用到RAM的16位，另外16位要屏蔽掉。

DQM用来选择字节位的，按32位算，分为4个字节，DQM0-3分别对应一个字节。这个不能接错。

数据线可以接错（乱序），实际上是“错入错出”，结果还是正确的。但从设计角度讲，还是按顺序接最好。

其实，cpu设计时已经考虑了布线问题，一般都会有ram与cpu的距离，走线的方向、换层的策略等建议，只要看过详细文档并照着做，是不会有走线不方便的问题的。

按您的意思，是不是DQMn对应的8位内部可以乱序，而跨DQM的不同8位之间不能乱序？
不过我这里有块开发板就是乱序的，并且跨了DQM的。我想这样做肯定不好，但也肯定可以用，会不会在某种情况下就不能工作呢？
比如地址线的乱序，地址线除了刷新线A10必须接A10外，其他都可以乱序，但如果需要读取RAM颗粒的产品信息，乱序下读的就是错的。会不会数据线乱序也有这个问题呢。

大侠还在吗？