谁知道如何在提高2440LCD,VCLK频率,的同时能不降低它的幅值!

hehua   2009-4-24 11:03 楼主
   发现2440,LCD控制器的VCLK在频率提高到25MHZ时候,高低电平会变成0.9,2.4v。这样的电平超过我的LVDS转接芯片,对TTL信号的电平阈值要求,0.8~2.2v。低电平高于0.8v了。
    请问有办法,在VCLK提高的时候不降低幅值吗?

回复评论

暂无评论,赶紧抢沙发吧
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复