[求助] 关于PLL配置寄存器的两个问题

华大单片机    PLL 控制寄存器（PLL_CR），如下图所示，请教两个问题

1、（1）处已经指定的输入时钟，那PLL的时钟频率就已经由XTH或RCH输入的时钟决定了，为什么（2）处还要 进行选择

2、（4）处已经决定了PLL的输出时钟，为什么（3）处还要选择

本振由晶体/RC/外部时钟频率决定，PLL输入配置须与之相适应，然后根据需要选择其它输出频率，自然需要对PLL的倍频数和输出范围进行配置了。想理解这个问题，需要先理解PLL的原理、用途以及相关设计。

跟着手册配就好了

感谢两位都是。但是你们好像没有明白我想问什么？唉