用16k*8位的DRAM芯片组成64k*32位存储器，画出该存储器的组成逻辑框图。
可以帮我解释一下吗？？谢谢~~还有请问什么是
位并联与地址串联呢？？
第一小题的文字解释~~(1)根据题意，存储总容量为64KB，故地址总线需16位。现使用16K*8位DRAM芯片，共需16片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片2：4译码器。
可以帮忙解释一下吗？？谢谢～
就你这个图来说：
CPU寻址小于16K地址时，CS0选通，CPU同时读取第一组4片DRAM的数据8*4=32位
CPU寻址大于16K地址时，CS1选通，CPU同时读取第二组4片DRAM的数据8*4=32位
CPU寻址大于32K地址时，CS2选通，CPU同时读取第三组4片DRAM的数据8*4=32位
CPU寻址大于48K地址时，CS3选通，CPU同时读取第四组4片DRAM的数据8*4=32位
位并联：对每一组的四片DRAM来说，4片位宽并成32位
地址串联：四组DRAM来说，CPU可以从0-64k寻址，由四个片选来实现
不知道这样能理解不？呵呵
引用: 引用 2 楼 linux_lee 的回复:
就你这个图来说：
CPU寻址小于16K地址时，CS0选通，CPU同时读取第一组4片DRAM的数据8*4=32位
CPU寻址大于16K地址时，CS1选通，CPU同时读取第二组4片DRAM的数据8*4=32位
CPU寻址大于32K地址时，CS2选通，CPU同时读取第三组4片DRAM的数据8*4=32位
CPU寻址大于48K地址时，CS3选通，CPU同时读取第四组4片DRAM的数据8*4=32位……
很好很明白~~！！呵呵~~~谢谢~~！！
还有我还想再问一个小问题：那个2：4译码器是做什么用的呢？是不是无论是什么情况都选用这个译码器呢？？请指教！~谢谢~！~
引用: 引用 2 楼 linux_lee 的回复:
就你这个图来说：
CPU寻址小于16K地址时，CS0选通，CPU同时读取第一组4片DRAM的数据8*4=32位
CPU寻址大于16K地址时，CS1选通，CPU同时读取第二组4片DRAM的数据8*4=32位
CPU寻址大于32K地址时，CS2选通，CPU同时读取第三组4片DRAM的数据8*4=32位
CPU寻址大于48K地址时，CS3选通，CPU同时读取第四组4片DRAM的数据8*4=32位……
还有哦~~~：
有个1024K*32位的存储器，由128k*8位的DRAM芯片构成。画出存储体组成框图：
答案是这样的：
我想请问，为什么不能把八组(每组4个芯片）串联在一起呢？？（像上面那样，不过是
八组串联），请指教~~谢谢！~~
第一个问题：64k内存的地址线需要16根
第二个问题：1M内存地址线需要20根
引用: 引用 5 楼 linux_lee 的回复:
第一个问题：64k内存的地址线需要16根
第二个问题：1M内存地址线需要20根
噢~~我想请问的是，为什么第二题（就是4楼那题，不可以8个DRAM串在一起呢？就像是一楼的图那样（一楼的是4个串在一起，现在我想8个串在一起）~~~请指教~~谢谢！~
京公网安备 11010802033920号
