[求助] 当上下拉电阻都不开启,此时是浮空模式,可能会造成高功耗的原理是什么

一沙一世   2022-5-17 13:19 楼主

当上下拉电阻都不开启,此时是浮空模式,引脚的电压是不确定的,此模式下的管脚电压会时不时改变,可能会造成高功耗,请问如下图所示,引脚的电压不稳,怎么会造成高功耗呢?

还有是不是模拟输入时,因为上拉下拉电阻都不起作用,是不是也会引起高功耗?

 

image.png  

回复评论 (10)

高阻态时,引脚状态容易受到外部干扰而变化,从而增加功耗。

点赞  2022-5-17 13:51
引用: dcexpert 发表于 2022-5-17 13:51 高阻态时,引脚状态容易受到外部干扰而变化,从而增加功耗。

非常感谢。引脚 只是一条导线,具体是电压变化 引起了内部哪个器件的什么变化导致功耗变大呢,能再具体些吗?谢谢

点赞  2022-5-17 14:07

『请问如下图所示,引脚的电压不稳,怎么会造成高功耗呢?』

这要从MOS门电路的结构上去分析。在你贴出的这部分图中并没有这样的电路。要理解为何会造成高功耗,需要解剖例如74HC04这样的门电路才能够说清楚。

点赞  2022-5-17 14:15
引用: maychang 发表于 2022-5-17 14:15 『请问如下图所示,引脚的电压不稳,怎么会造成高功耗呢?』 这要从MOS门电路的结构上去分析。在你贴出 ...

非常感谢。肯请 发个74HC04的电路图,深入的帮学生剖析一下吧。谢谢。

点赞  2022-5-17 14:50

高阻态下,IO感应的外部干扰信号会导致输入级里的MOS管反复发生开关,进而导致后级电路的功耗增加。其本质上是后级MOS管的栅极电容充放电过程,这个充放电过程是由电源提供的能量,于是成为功耗的来源。

 

上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
点赞  2022-5-17 15:27

模拟输入时,输入级电路的结构不同,并非高阻,不存在前述后级电路的非受控充放电过程。

上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
点赞 (1) 2022-5-17 15:30
引用: 一沙一世 发表于 2022-5-17 14:50 非常感谢。肯请 发个74HC04的电路图,深入的帮学生剖析一下吧。谢谢。

不知怎么回事,不能贴图。

只好告诉你到哪里查找:《电子技术基础.数字部分.(康华光.第5版)》77页开始。

点赞  2022-5-17 15:30
引用: chunyang 发表于 2022-5-17 15:27 高阻态下,IO感应的外部干扰信号会导致输入级里的MOS管反复发生开关,进而导致后级电路的功耗增加。其本质 ...

非常感谢。请问有没有更加详细点的资料,最好是能提供个资料链接,我学习一下。

点赞  2022-5-17 16:47
引用: 一沙一世 发表于 2022-5-17 16:47 非常感谢。请问有没有更加详细点的资料,最好是能提供个资料链接,我学习一下。

去看教材即可。

上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
点赞  2022-5-18 17:03

理論上開關MOS功耗不至於太高,造成高功耗應是後端如果有處理信號的程序,例如UART的輸入.

不穩定的輸入會造成頻發中斷處理UART 而功耗大幅增加.

点赞  2022-5-22 21:57
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复