[求助] PCB设计问题

如上图所示，IIC信号因布局原因长度有10118mil这么长，有几点不大清楚。

问题1：STM32F207系列IO口或者专用的IIC接口的电平上升或下降时间是多少？度出的一些内容说和内部配置频率无关，有示波器抓的图显示上升下降时间大约在222ns，可信吗？

问题2：通常IIC信号的走线长度不能超过多少？只能查到负载不超过400pf。

IIC接口的电平上升或下降时间是多少？

应该看STM32F207数据手册的IIC时序图

比如

 222ns？

看看手册时序图要求us级吧

抓的图显示上升下降时间大约在222ns？

指的图中的那一端

看你那的截图，除标准模式没有最快外，最快的是20ns，那个线长按15.2cm/ns延迟来看，延迟不超过2ns,据说只要 tr>4td就可以，基本就满足，不存在信号完整性问题。

哪个网站上搜到的忘了，它那个示波器截图是10%-90%的，就算不对，我觉得就单片机的串口，边沿快不到哪去。

现在估计没问题，要不要先把匹配电阻留着，最多不焊，直接给线上串联个电阻行吗？

长度应该没问题 就是上拉电阻要注意。可以接4.7k的试试。

估计能拉线几米。