[讨论] 怎么理解戴维南端接对信号的影响?

普拉卡图   2023-1-26 15:04 楼主

image.png  如图,在信号末端进行上下拉,进行阻抗匹配减小反射。

如果只是单纯的并联一个上拉电阻进行端接,上拉到高电平,

那么会导致信号高电平升高(相当于高电平输出电阻减小了)。

 

如果只是单纯的并联一个下拉电阻进行端接,下拉到地,

那么会导致信号低电平降低(相当于低电平输出电阻减小了)。

 

可是这里黄色的部分说上下拉导致高电平偏低,低电平偏高,

和我的理解好像有点相反,这个应该怎么理解呢?

还是说这里黄色部分本来就是错误的结论?

回复评论 (5)

【还是说这里黄色部分本来就是错误的结论?】

这不是错误的结论,是完全正确的结论。

这两个电阻,力图使信号输入引脚(接收信号的引脚)处于中间电平,该中间电平比信号的低电平高,比信号的高电平低。所以这两个电阻使得高电平偏低而低电平偏高。

点赞  2023-1-26 15:50

之所以【上下拉导致高电平偏低,低电平偏高】,根本原因是信号源具有一定内阻。

点赞  2023-1-26 17:37

采用戴维南端接之后,终端电压低电平和高电平都介于上拉端接和下拉端接之间。这种端接方式会使信号的摆幅减小

点赞  2023-1-26 17:55

这个问题感到困惑时不要相信“感觉”,计算一下即可。模型很简单,输入电阻1K,上拉电阻1K,下拉电阻1K,电源电压10V,输入电阻远端分别接10V和0V,计算输出电压。

其实,校正感觉更简单的办法是用逻辑:没有上下拉,输入什么输出就是什么,比如前述模型一定是10V和0V。加上偏置后决不可能超出10V或低于0V,那只能是要么介于二者之间,要么不变,显然不变不可能(设想偏置电阻等比例不断减小向0趋近),那只能是介于二者之间。这么想,即使不会前述模型的计算也能迅速得出正确结论。

上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
点赞  2023-1-27 17:43

戴维南和戴维宁是一个东西吗~

点赞  2023-1-28 08:43
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复