[求助] OD 门，既能做输入也能做输出该怎么理解呢？

以下是芯片的故障反馈 FAUTL引脚，这是芯片内部，他是一个OD门，内部存在一个弱上拉，FAULT  引脚既可以做输入也可以做输出

FAULT脚作为输出：

当芯片检测到故障时，内部MOS导通，有个750μA的电流，该电流是从上拉源通过MOS管最后流到GND，是这个意思吗？ 

当芯片没有检测到故障时，内部的MOS不导通，从下表中可知弱上拉电流为8μA，这个8μA的电流是流经MOS管的漏电流吗？ 是这样的吗？

然后手册中说FAULT实际的电压取决于外部电路，这句话该怎么理解呢 

然后FAUTL引脚由可以做输入：既检测到FAULT引脚的电压低于0.7V时，将会关断所有并联的芯片，超过2V时，将会开启所有芯片通道，那这个时候电流又是怎么流的呢？ 

比如下图中，上面的芯片检测到故障，MOS管导通之后，下面的芯片会有灌电流吗？这块搞不明白了

OD门+上拉电阻整个组合本身的特性决定的吧，就是个多输入与门，全部输出1时OD门输出高阻，总线被上拉到1，任何一个OD门输出0时，整个总线就是0。这是输出

输入的话，如果某个片子本身输出fault了，那他自己知道自己输出低，这个情况无所谓，如果某个片子自身没fault，OD输出高阻，本身总线应该被上拉到1，但是片子检测到总线为低，那肯定总线上某个片子fault的OD输出0了，那这个片子跟着大家一起停机就行了。

至于那两个电流，可能是以为片子内部的上拉是个弱电流源，fault引脚float时为自己提供一个高电平。

每个OD门内部上拉提供8uA电流，如果OD们输出低电平，MOS导通后提供750uA下拉电流，这两个参数应该是给你设计外部上下拉时做参考的

你好像学过51单片机，问过51单片机汇编程序的问题。

51单片机的P1口、P2口和P3口，就是弱上拉的OD门，既可作为输出，又可作为输入使用。

OD结构本身是输出电路，要作为双向输入输出端口，OD本身是不行的，但可以和输入电路并联，在OD驱动无效时即可正常作为输入端口。

有点搞不清楚这个弱上拉电流是啥意思，是流到哪里的电流呢

上拉的时候不是只有电压吗，为啥会有电流呢？

【有点搞不清楚这个弱上拉电流是啥意思，是流到哪里的电流呢】

在OD门的MOS管关断时，是芯片电源正端经上拉电阻再经引脚(至于该引脚是输出端还是输入端要看你想让该引脚作什么用)再经负载(引脚作为输出端)或者信号源(引脚作为输入端)到地(电源负端)。

在OD门的MOS管导通时，当然是芯片电源正端经上拉电阻再经MOS管到地(电源负端)。

芯片手册里还有一句话，说是可以用外部强上拉，覆盖芯片内部的弱下拉，这是啥意思老师

您说的那个信号源指的是啥呀 您能简单给画个图吗= =

实在不理解他这个芯片里面的弱上拉电流是怎么流动的，下拉 我明白是mos管导通的时候 流经到地的电流，那上拉的电流怎么流啊，上来就是直接接电源上不是吗，直接接电源上的话，没有回路呀  只有一个电压啊  怎么会有电流呢

【芯片手册里还有一句话，说是可以用外部强上拉，覆盖芯片内部的弱下拉，这是啥意思】

不知道这话啥意思。也许芯片手册的编写者写错了，也说不定。估计你看的是中文手册。

外部加较强上拉是有的，只需要在芯片外部加一个电阻，一端接电源正，一端接引脚。这实际上是在芯片内部上拉电阻两端再并联一个电阻，减小了内部上拉电阻的数值、但【覆盖芯片内部的弱下拉】不知道是什么。

【您说的那个信号源指的是啥呀】

该芯片引脚作为输入端使用，当然需要一个信号源提供信号（高电平或者低电平）给该引脚。这就是我说的【信号源】。它可能是其它芯片的输出端。

芯片内部的上拉提供者，可以是一个电阻，但实际上往往是个较复杂的电路，通常是个由几个管子构成的恒流电路。这是因为在芯片制造工艺中，电阻要占用比管子更大（可能大好几倍）的面积，所以用几个管子构成恒流电路来代替电阻，从占用面积来说是合算的。所谓【FAULT internal pullup current】就是这个恒流电路在引脚短路到地时的输出电流。如果引脚作为芯片的输入端且悬空，该恒流电路当然没有输出电流。但当该引脚作为输入端且有外部信号输入到该引脚，则外部输入低电平时，该恒流电路将输出电流（大小就是手册中标注的值）经引脚和信号源到地。

老师，我说下这个芯片的fault引脚，该引脚既可以作为输入，又可以作为输出，当该引脚作为输出时，到芯片检测到故障，它将通过750微安的拉低该引脚，当设备故障恢复时，它将通过8微安的电流上拉该引脚，然后他说实际的输出电压由外部电路决定，我不太理解最后一句，实际的输出电压怎么由外部电路决定的呢，确实在下面的说明书中，作为输出时确实加了外部上拉下拉来得出0.7以及2v的低电平高电平输出电压，输出低电平时，用了500微安的外部上拉，输出高电平时，用了外部1微安的外部下拉，为啥要加这个测试条件呢，这个条件外部电路是怎么配置的啊，没搞懂

OD门作为输出，通常不必加外部上拉也不必加外部下拉，只要负载输入电阻足够大，就可以输出高电平或者低电平。除非负载输入电阻不够大，那才需要在外部加上拉，如14楼第二幅图片所示，在引脚与电源正之间加一个10千欧电阻。该电阻在引脚对地短路时提供的上拉电流确实是 5/10=0.5(mA)。至于【输出高电平时，用了外部1微安的外部下拉】，图中未示出，我也不知道。

内部电路大概是这个样子的，我不理解为什么下拉电流要比上拉要大呢，上拉电流是5微安，那如果mos管导通之后，按理说电流应该比5微安更小才对呀，为什么成了500微安呢

【上拉电流是5微安，那如果mos管导通之后，按理说电流应该比5微安更小才对呀，为什么成了500微安呢】

MOS管导通，可以看成一条导线，将MOS管漏极与源极联接在一起。

MOS管未导通时，可以看成开路。此时0.5mA电流源没有作用（无电流），引脚对外可以输出5uA电流（流出），所以上拉电流为5uA。

MOS管导通后，引脚对外可以吸收0.5mA电流（流入），此时下拉电流为0.5mA。