[其他芯片] 高云FPGA使用ULPI实现USB转串口遇到问题

最近在玩GW2A的板子，就是SIPEED的这款Tang Primer 20K。

SIPEED提供了很多例程，因为板子上集成了USB3317这颗USB 2.0的PHY，例程里正好也有一个USB CDC的例程实现USB转串口功能，通过这个例程FPGA可以向PC发送数据，PC通过虚拟串口接收。

这个例程跑起来是可以正常工作的，不过不知道出于什么原因，例程里的usb_wrapper文件被加密了，好像没法修改里边的参数（我最关心的还是能使用USB HS）。

于是准备自己弄这个USB转串口，我在网上找了很多资料，最终都定位到GITHUB上的一个项目https://github.com/ultraembedded/core_usb_uart

有完整的源码，也有XILINX FPGA上的测试

不过我按照要求用在高云的GW2A上时发现PC端检测不到硬件。

引脚约束是按照SIPEED例程做的，自己也检查了几遍没有错。

USB PHY这个例程使用的是USB3300，GW2A的板子上使用的是USB3317，对比了一下，RESET引脚的电平有区别，这个我已经改了过来。

另外这个例程是针对XILINX测试的，里边用到的IOBUF和高云的不一样，它的方向控制是.T，高云的是.OEN，这个已经修改过了。

其它没找出哪些地方需要修改，不过测试就是不通过。

在编译时发现有几处被优化掉了，估计问题可能出在这里，目前还没找到问题出在什么地方。

放上测试的工程文件，希望能有高手帮忙看下。

 

usb_ulpi_cdc_uart.zip (156.76 KB)
(下载次数: 18, 2023-6-21 10:47 上传)

做了约束，还是不行。

现在能检测到硬件，不过提示设备描述符请求失败，应该和usb_desc_rom被优化掉有关。  

下边是被优化的警告

 双击he module "usb_desc_rom" instantiated to "u_rom" is swept in optimizing会定位到usb_cdc_core.v这个文件

 我试着在内部逻辑分析仪里测量对应的信号

编译时提示下边错误

双击错误定位到top的83行

 把desc_addr_r从逻辑分析仪里删除，又会报下一个信号的错误， 以此类推直到删除所有信号才不会报错。

不过比较奇怪的是即使报错，也能正常生成比特流文件

下载对应的比特流文件后逻辑分析仪也能对相应的信号进行分析

不理解为什么会报错，报错还能编译成功。。。。

设备描述符失败还是有可能是因为 usb 时序没对上导致的。优化问题可以自己查高云原语。自己再检查下工程里面的module例化情况。http://cdn.gowinsemi.com.cn/SUG550-1.5_GowinSynthesis%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97.pdf

https://github.com/sipeed/TangPrimer-20K-example

请问楼主问题解决了吗

没解决

你好，我现在正在探索alter的fpga+usb3300的方案，我一直卡在主机检测不到硬件这一步，请问你是怎么调通这一步的呀

你可以参考一下高云的源码