可逆计数器的问题

关于FPGA有一个实验：设计一个8位的可逆计数器，利用实验板上的三个按钮开关分别作为“减少计数值”、“增加计数值”和清零计数值的输入。计数器的8位二进制输出用两个七段数码管来显示。

http://www.docin.com/p-3780904.html             FPGA\SOPC开发简明教程文档中的实验二
实验结果是key1按钮减计数，key2是加计数，为什么结果跟试验所说相反
有人知道可逆计数器的原理吗

你就假设编译的时候，管脚分配反了，或者他说明错了。

楼上说得基本对。

就是你定义的KEY1和KEY2对应的IO 与你对应的手册说明刚好相反了。

这个具体需要看你的代码 和管教分配，以及说明文档一致，

我还想问下，key1按钮加计数，key2是减计数，只要原理图它的功能已定，管脚分配后，在FPGA开发板上按下与引脚对应的key1按钮就应该实现加计数，对吧？



还要请教一个问题：运行nios2 IDE,修改HELLO_LED的模板后，不能保存，设置了set encoding 依然不能保存，有什么其他原因吗，影响很大吗，还能不能继续做下去？