的看你的cpld的公司和软件。如果是ALTERA公司的可以用MAX+plusII比较初级。手头要有CPLD和JTAG下载线。
.编写VHDL代码完成后,要将新文件设置为当前工程:
File->Project->Set Project to Current File
2.对文件进行编译:
File->Project->Save & Compile
3.设备选择和管脚分配
如果软件模拟成功,那么下步就要将设计灌
入芯片。在此之前,需要先指定芯片的型号:
Assign->Device
Device Family:自选
Devices: 芯片名
4.接下来要进行管脚分配:
Assign->Pin/Location/Chip
将各信号与实际物力管脚相关联。
5.设计下载
上步做完之后再重新编译一遍,然后就可以将设计下载到开发板上。
MAX+plusⅡ->Programmer->Program