大家一起聊聊S3C2440A Block Diagram原理图的各个部件的组成，功能......

D:\1.GIF][img=D:\2.GIF][/img][img=D:\3.GIF[/img]

D:\2.GIF

D:\3.GIF

本人是大三学生是个菜鸟，我在次说一说我对这图所了解的
MMU（Memory Management Unit）内存管理单元，它是中央处理器（CPU）中用来管理虚拟存储器、物理存储器的控制线路，同时也负责虚拟地址映射为物理地址，以及提供硬件机制的内存访问授权。

DRAM 比SRAM 集成度高、功耗低，从而成本也低，适于作大容量存储器。所以主内存通常采用DRAM，而高速缓冲存储器（Cache）则使用SRAM

AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。

AHB的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线，更是一种带有接口模块的互连体系。

AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。

APB主要用于低带宽的周边外设之间的连接，例如UART

看不到图～～～

PLL(Phase Locked Loop)： 为锁相回路或锁相环,用来统一整合时脉讯号,使内存能正确的存取资料。

PLL(Phase Locked Loop)最基本的结构有4个部件组成PFD,PUMP,LOOP Filter和VCO

PFD(Phase Difference Detector)鉴相器
PUMP(Charge Pump)转唤泵
Loop Filter环路滤波器
VCO（Voltage Control Oscillator）压控震荡器

图还是不能看到嘛？

S3C2440A 处理器的输入时钟通过功耗管理后产生FCLK,HCLK,PCLK,UCLK
FCLK由ARM920T核使用
HCLK提供给AHB总线
PCLK提供给ApB总线
uclk提供给USB接口单元

d:\1.gif

关注

https://secure.wlxrs.com/5N8RlAxJTbizAEJI6Nz-HA/images/transparent.gif

https://secure.wlxrs.com/5N8RlAxJTbizAEJI6Nz-HA/images/transparent.gif][/img]