关于Quartus中仿真的问题

是这样的，写了verilog的一个小程序，编译成功了，然后创建bdf文件以后，再编译，就出错。
报错是：   
Error: Can't compile duplicate declarations of entity "sig" into library "work"
Error: Instance could be entity "sig" in file tiaozhiqian.v
Error: Instance could be entity "sig" in file tiaozhiqian.bdf
不知道是什么意思。

还有一个问题是，我分别把各个模块都写好了，然后在bdf文件里面级联在一起了
然后在波形向量文件里面找引脚的时候，怎么都只能找到输入引脚，输出都找不到。
然后我把整个连起来的一块设置成了顶层，然后创建了verilog文件，再编译这个verilog文件的时候就不成功了，报错也是上面那个。

我的实体名和文件名是一致的，怎么还是编译不成功呢？

用的是什么软件