关于17楼的问题，我要看过DEMO板的电路图后才能解释
对不起，经与其他同事讨论，我上面的说法有误
主要的错误除在楼主贴出的表的翻译有误导，英文原文应该是这样的：
这个表上表达的意义是，当使用16位数据宽度的外部存储器时，内部的HADDR[25:1]被移位输出到外部总线A24~A0上，内部的HADDR[0]不输出。
实际上，这样STM32的外部存储器的接法与楼主所说的其他ARM芯片的接法是一致的。
我之前的理解是错的，谢谢tsx1938和ijk指出，否则会耽误大家的工作，对此造成的不便表示歉意。
但我还是认为，这样的设计没有太大意义，不但引脚的意义变来变去，而且芯片内部的移位电路还浪费了有限的面积。
现在回头看为什么翻译的那张表会产生这么大的误会呢？
原因是：表中第2列是表示“连到存储器的地址线”，但表中以下各行对应的部分只标出了信号线内部的一端，而没有说另一端连接到哪个外部信号。
如第3行，这行表示当外部存储器的数据宽度为16位时，内部的HADDR[25:1]接到管脚上，而HADDR[0]不接；因为没有明确说明HADDR[1]接FSMC_A0、HADDR[2]接FSMC_A1......，结果造成错误理解。
ADI的ADuC系列ARM也是这样的。所以画外部存储器时一定要小心
看清数据手册。
用过ＳＤＲＡＭ就知道了。
可惜！ ＡＲＭ的ＳＤＲＡＭ最高才１３３ＭＨＺ！
何时ＡＲＭＣＯＲＴＥＸ－A8 可以支持 ＤＤＲ２－１０００ＭＨＺ呢？
ok
还来得及改，没造成什么严重后果，另：
这些已经能解释17楼的问题了吧？
香主是不是要把FSMC的中文翻译稿抓紧改一下然后重新上传？
谢谢楼主回复，幸亏没耽误你的设计
结合我在22、23楼的解释，17楼说的情况就十分合理了。实际上，我是与17、18楼提到Demo板的设计者讨论之后，才深刻理解了英文手册上那张表的意义。
中文译稿会修改后重新上传，我还会要求英文版的作者修改那张表的表述方式。
是的
最开始我看的是英文稿，那个地方就是没看明白，感觉不是很清晰，所以要到这里来问一个确切的说法才继续进行下面的设计，耽误几天的时间总比画错板子找到错误再重新画板要节省时间，改完中英文稿后请香主在这里说一声儿。
修改了那个造成概念混淆的列表的解释
在我的博客中的PDF也改了。
看看这样是不是清楚一些：
手册里的确没有明确说明，我已经要求把这点加进去
但英文版的手册中的表76，就是我在22楼贴出的哪张表，已经清楚地表明HADDR[25:0]是内部总线。
英文手册表76也没有明确说明
HADDR[25:0]是内部总线，只不过多读几遍多理解几次之后应该能判断出是内部总线。但是我觉得这个地方描述的还是不够很清楚明确的足以让人不会产生任何误解。对于之前有其它ARM应用经验的人来说即使是原来的文档也不会让他们做错，而对于初学ARM的人来说还是非常容易混淆的，更何况以香主这样的资历刚开始还是理解错了。反正我个人觉得在这个地方在英文文档中应该更清楚地表述一下。
谢谢你的提醒，我已经把这个意见反映上去了
我对HADDR[25:0]是内部总线的理解，来源于表的第2列说明：Data address issued to the memory，这个说明告诉我们HADDR[25:0]是内部总线，是需要输出(issued)到存储器的地址。
FSMC的中文稿还要继续修改么？
还是最终版本了？
如果有合理的修改意见，就可以修改
没有所谓最终版本，出版的书还可以再版时修改，何况是电子版。
京公网安备 11010802033920号
