以前听说前后台的操作模式，一般不在中断服务程序里写复杂的算法，即使各个中断协调的很好。说是因为进中断的时候CPU不一定将全部的寄存器保护，所以会影响程序正确性。
请问STM32有这样的问题吗？
期待DX们来交流！
楼主的推理有问题
1）“进中断的时候CPU不一定将全部的寄存器保护”，如果CPU的动作不一定，这种CPU根本不能用。楼主能举个例子，哪个CPU是这样的？
2）“会影响程序正确性”，CPU不保存寄存器，难道软件不能主动保存吗？
STM32根本不存在你说的这种原理上都将不通的问题。
RX
STM32进中断后硬件会自动保存PC, XPSR, R0-R3, R12, LR寄存器，别的寄存器如果用到可以自己写代码保存。
这个不会是使用中断的障碍
就比如说cortex_m3吧
它进中断时，CPU自动保存8个寄存器（r0~r3,pc,psr,r12），如果程序中用户没有保存其他的寄存器，那么中断程序里如果用到了其他的寄存器，不就会冲突了吗？
既然中断程序里要用到其他的寄存器，中断程序就应该保存
中断程序是你自己写的，你应该知道你自己的中断程序用到哪些寄存器。
那我们用C写程序的就累死了
写完程序还需要去看看汇编，看里面是不是有需要压栈的寄存器。
我用的是STM32F103，用IAR编译器。因为在写程序时，基本不需要我去关注汇编，所有程序都是用C写的。那依香水城的说法，我是不是还要去看看我的程序变成汇编后有没有用到R4~R11寄存器？
不解～
保存寄存器是C编译器的事情
中断程序用到了哪些寄存器是由编译器来决定的，有些编译器可以由用户设置寄存器的使用规则，不同的编译器的策略也许不同。
只有编译器知道使用了哪些寄存器，所以只能且必须由编译器来决定需要保存哪些寄存器。
8楼、9楼说的对
既然是这样，那IAR编译器在编译STM32F103时，只压栈了R12和LR，另外cortex_m3自己也保护了8个寄存器（r0~r3,pc,psr,r12），那怎么保证其他的寄存器是否被保护呢？除非它编译时就没有用其他的寄存器。
我看出来了，
IAR在每进子函数（包括中断）时，都保护需要用的寄存器。
我特意去看了下汇编，它在进中断后，只用R1~R3和已保护的寄存器；进子函数也只用进来时保护过的寄存器。
这样就每问题了。
京公网安备 11010802033920号
