自己做2812板，调试中出现问题，请大家给点意见

  最近刚按别人提供的原理图做了一块2812的板子，板上有外扩RAM，flash和ADS8361等
画图、pcb制板和焊接都是自己亲手做的，由于全是第一次动手做，很费事，也走了很多冤枉路。
    前两天刚好全部焊接好，很激动的通上电调试，结果很失望，连不上啊！！！
    接上仿真器，用CCS3.1的debug－－>connect 连接，窗口左下角的连接图标变绿，状态
栏上一显示到 reset 时就运行不了那，等半天才显示错误信息如下：
    Failed Software Reset:
      Error 0x00000024/-1147
      Error during: Register, Execution,
      It appears that the target is being held in reset.  If this
      is a multi-core system, the master CPU may not be releasing
      the DSP from reset.  Please check your configuration in CCSetup
      and/or your GEL file to ensure that nothing is blocking the
      DSP from being released from reset


      Sequence ID: 17
      Error Code: -1147
      Error Class: 0x00000024
     
     意思好像说目标芯片的重启被阻止了，检查CCSetup中的设置。但我不知到CCSetup中那里是设置启动/禁止DSP reset的？

   本人也怀疑是硬件电路的问题，首先是晶振电路（用的是贴片的4脚有源晶振，1脚悬空 ，2脚接地，3脚串1k电阻接到dsp的x1/xclk1脚，4脚接3.3v，另外2、4脚间接了0.1uf的滤波电容），首先用带宽100M的示波器测晶振的3脚，输出是30M的不规则的正玄信号，峰－峰值1.7v左右，再测dsp的x1/xclk1脚时，是在1.5v的直流上叠加了30M、峰－峰值500mv的正玄
信号。不知这信号是否正确？
    再测DSP的clkout脚时，输出3.75M的周期信号（不是方波或正玄）峰－峰值居然达到8v
左右，考虑到是布线不好引起的高频干扰，所以用万用表再测得1.64v。

    例外考虑JTAG电路，都是按典型得接法接的。EMU0、EMU1引脚都接了4.7k上拉电阻到3.3v。也不应该用问题啊？

    再有就是考虑是不是自己焊接DSP焊接的不好，因第一次焊，焊的极为毛草，不美观。用放大器看，好像又都是连上都。
   
    不知问题出在那里，望各位做过板子的指点指点啊！！！

如果你使用有源晶振，应该是1.8~1.9v供电，而不是3.3V你看下2812的Datasheet!
所以一般建议使用晶体...就没有电压的问题了。

  不过好像不是晶振的问题，仔细检查了一下电路图，发现MP/MC引脚不知怎么接上了Vcc被拉高了。那么上电后片内引导ROM被禁止，而使能了外部即Xintf的zone7，但zone7空空的啥也没有，所以也就运行不了，进不了ccs。自己推想是这个原因，也不知对不对。
  唉，都怪当时画原理图太马虎了，也没仔细检查，后悔啊。
  
  由于要改电路板，自己不会取下芯片，害怕烧坏芯片。于是拿到电脑城让别人取，结果把我的
2812芯片给烧的冒烟，看来是废了，还收了10元的功夫费，黑啊！！！这就是所谓的新手要交的学费吧！！！
  
  小弟在此奉劝以后的新手们，一定要多看资料，把原理搞清楚，再动手做，还有就是一定要细心，仔细检查。这样可以少交点学费哈，毕竟不要跟钱过不去嘛！

第一次作板子，当然要参考人家的成熟电路，呵呵

1）源端33R电阻匹配；
2）尽量短，远离其它信号线；
3）用地隔离，也就是说让CLK回路最小，减少干扰；
4）你可以走到内层，制板的时候要求阻抗控制。

左右就可以了。其实你可以将CLK信号远离其它信号，然后铺铜接地，但是要保证多点可靠接地。这样就不会有什么问题了。至于回路的概念类似于线圈，线圈内电流的变化会引起磁通量的变化，这些电磁的变化会耦合到其它电路，造成干扰。其它的电磁干扰也会通过影响这个线圈磁通量的变化影响其电流。简单理解就是相互干扰。如果我们能尽量减小这个圈圈面积（回路面积），就能减小干扰。
走地线其实也就是给电流提供一个回路，让干扰耦合到地。