金属氧化物半导体场效应晶体管（MOSFET，MOS场效应管）是一个晶体管用于放大或开关电子信号 。 基本原则的这种晶体管是由朱利叶斯埃德加Lilienfeld在1925年首创的专利。 二十五年后，贝尔电话时，试图以专利的晶体管，他们发现Lilienfeld已经持有一个措辞的方式，将包括所有类型的晶体管的专利。 贝尔实验室工作Lilienfeld，谁是当时仍然活着的协议能够。 （不知道，如果他们付给他钱或不。）当时，贝尔实验室的版本是给定的名称，双极晶体管，或者干脆晶体管，和Lilienfeld的设计采取了名字，场效应晶体管。
在MOSFET的氧化物绝缘栅电极上的电压可以诱发一个导电通道称为源极和漏极之间的两个其他方面的接触。 n型或p型通道可以（上看到的文章半导体器件 ），并相应地称为NMOSFET或PMOSFET（通常也NMOS，PMOS）。 这是迄今为止最常见的数字和模拟电路的晶体管，双极型晶体管虽然一次是更为常见。
现在的“金属”的名义经常用词不当 ，因为以前的金属栅极材料现在经常被一层多晶硅（ 多晶硅 ）铝直到20世纪70年代中期已栅极材料，多晶硅成为主导时，由于其能力形成自我对准大门 。 金属门收复普及，因为它是难以增加无金属栅极晶体管的工作速度。
绝缘栅场效应晶体管或绝缘栅场效应晶体管是一个相关的术语几乎与MOSFET的代名词。 这个词可能会更具包容性的，因为许多“MOSFET的”使用一个门，是不是金属的，并且是不氧化栅极绝缘体。 另一个同义词是mis场效应晶体管金属-绝缘体-半导体场效应管。
在功率MOSFET 的表面贴装封装采用D2PAK 。 操作开关，每个组件可以维持阻断电压120 伏在OFF状态，并可以进行连续电流30 安培在ON状态，功耗约100 瓦 ，并控制了超过2000瓦的的负载。 一个火柴图为规模。
一个通过一个NMOSFET的横截面，当栅极电压 V GS低于一个导电通道的门槛;端子源极和漏极之间没有或很少传导;开关是关闭的。 当门是更积极的，它吸引了电子，诱导在下面的氧化物，使电子流之间的n型掺杂终端衬底的 n型导电通道;开关上。
反转通道（电子密度），并实现在纳米线MOSFET的阈值电压（四）形成的仿真结??果。 请注意，此设备的阈值电压约为0.45V。
1、组成
通常选择的是半导体 硅 ，但一些芯片制造商，最显着的IBM和英特尔 ，最近开始使用一种化学化合物 ，硅和锗（SiGe半导体在MOSFET渠道） 。 不幸的是，有许多更好的电气性能比硅，如半导体砷化镓不形成良好的半导体到绝缘体接口，因此不适合用于MOSFET的。 研究不断创造与其他半导体材料上可以接受的电气特性的绝缘体。
为了克服由于栅极漏电流功耗的增加， 高κ介质取代二氧化硅栅极绝缘层，而铁闸取代多晶硅回报（见英特尔公布[1] ）。
门是从渠道中分离出来，由薄绝缘层，传统的二氧化硅和后来的氮氧化硅。 一些公司已经开始引入在45纳米节点的高κ介质+金属栅极的组合。
当电压之间的门和身体的终端应用，产生的电场穿透通过氧化和创建一个“逆温层”或“通道”在半导体 - 绝缘体界面。 反演通道是同一类型，P型或N型，源极和漏极，因此它提供了一个通道，通过它的电流可以通过。 变门和身体之间的电压调节这层的电导率，从而控制漏极和源极之间的电流流动。
显微照片的两个金属栅极MOSFET的测试模式。 两个闸门和三个源极/漏极节点的探针垫标记。
2、电路符号
用于MOSFET的各种符号。 基本设计通常是一个源通道和漏离开直角，然后回通道的同一方向弯曲成直角。 有时三个线段，用于增强型和耗尽型的实线。 另一条线是平行的门的通道。
大容量连接，如果所示，显示连接到背面的箭头表明PMOS或NMOS通道。 箭头始终指向从P到N，所以一个NMOS（N沟道的P -以及或P -基板）的箭头指向从大量的渠道。 如果大部分是连接到源（一般是用分立器件的情况下），它有时是角度，以满足离开晶体管的源。 如果大部分是不显示（往往是在IC设计的情况下，他们一般常见的散装）反演符号有时用于指示PMOS管，或者源上的箭头可能会以同样的方式为双极晶体管（出于对NMOS，用于PMOS）。
增强型和耗尽型MOSFET符号的比较，以及与JFET的符号（与源极和漏极绘制下令更高的电压高于低电压显示在页面上） ：
对于散，或身体，终端显示的符号，它是在这里显示内部连接到源。 这是一个典型的配置，但决不是唯一重要的配置。 在一般情况下，MOSFET是一个四终端设备，并在许多MOSFET的份额身体连接的集成电路，不一定所有的晶体管的源极连接到。
3、场效应管 MOSFET的操作
金属氧化物半导体结构
一个传统的金属氧化物半导体（MOS）结构得到越来越多了一层二氧化硅（ 硅 Ø 2）硅衬底上沉积一层金属或多晶硅（后者是常用） 。 由于二氧化硅电介质材料，其结构相当于一个平面电容 ，半导体取代电极之一。
当两端的电压的MOS结构，它会修改分布在半导体的收费。 如果我们考虑一个P型半导体（N个密度的受体 ，P孔的密度; P = N中性散装 ），一个正电压，V G B，从校门到身体（见图）创建一个耗尽层迫使带正电的空穴，从gate-insulator/semiconductor界面，离开暴露了无载体固定不动，消极收取的受体离子（见区域掺杂 （半导体））。 如果 V G B是足够高，高浓度的负电荷载体形式在薄薄的一层，旁边的半导体和绝缘体之间的接口位于逆温层。 不像MOSFET，逆温层提供电子从源极/漏极电极迅速，在MOS电容的生产速度要慢得多通过热代承运人在耗尽区的产生和复合中心。 按照惯例，在栅极电压电子逆温层的体积密度是在体内的孔体积密度相同的是被称为阈值电压。
这与p型身体结构是N型MOSFET的基础，这就需要增加一个N型源极和漏极区域。
一个N沟道MOSFET的应用实例。 当开关推的LED灯。
MOSFET的结构和通道的形成
一个金属氧化物半导体场效应晶体管（MOSFET）的基础上由身体上方的身体和所有其他设备区域由栅介质层绝缘电极和栅电极之间的MOS电容的电荷浓度调制在MOSFET的氧化物，如二氧化硅。 如果电介质比其他氧化物，如二氧化硅（通常简称为氧化）所采用的设备可能会被称为金属 - 绝缘体 - 半导体场效应管（mis场效应晶体管）。 MOSFET的MOS电容相比，包括两个额外的终端（ 源极和漏极 ），每个连接到个别高掺杂的身体区分开的地区。 这些地区可以是P型或N型，但他们必须都属于同一类型，相反类型的身体地区。 高掺杂源极和漏极（不像身体），作为一个“+”后的兴奋剂类型的标志，标志。
如果MOSFET是一个N沟道或NMOS FET，然后在源极和漏极“N +”地区和身体是一个“P”地区。 如上所述，具有足够的栅极电压，从身体的孔被赶走从门，形成了逆温层或 N沟道之间的P区和氧化接口。 此进行通道延伸至源极和漏极和源极和漏极之间施加电压时电流通过它进行。 增加门的电压在逆温层较高的电子密度，并因此增加了源极和漏极之间的电流流动。
栅极电压低于阈值，通道人口稀少，只有一个非常小的的亚阈值泄漏电流源极和漏极之间流动。
P型硅金属氧化物半导体结构
如果MOSFET是一个P沟道或PMOS FET，然后在源极和漏极是“P +”地区，人体是一个'N'地区。 当负的栅源电压（正源门），它建立在n区表面的P -通道，类似于N -通道的情况下，但收费和电压极性相反。 当电压低于阈值（P -通道为负电压）负栅源之间的通道消失，只是一个很小的亚阈值电流源极和漏极之间流动。
源是如此命名是因为它是源电荷载体（N沟道电子，P -通道孔），流过的通道;同样，漏电荷载体离开的通道。
该设备可能包括硅绝缘体（SOI）的设备，在其中一个埋氧层（BOX）下方形成薄的半导体层上。 如果栅介质和一个埋氧层（盒）地区之间的通道区域是非常薄，非常薄的通道地区被称为超薄通道（UTC）及其在两侧形成源极和漏极区域的地区和/或超薄半导体层以上。 另外，该设备可能包括一个绝缘体上半导体（SEMOI）设备比硅半导体。 许多替代的半导体材料可受聘。
当以上渠道全部或部分形成源极和漏极区域，它们被称为为凸起的源/漏（RSD）地区。
没有通道，形成NMOS的横截面：OFF状态
MOSFET的操作可分为三种不同的模式，取决于终端电压。 在下面的讨论中，使用一个简化的代数模型，是准确的，只为老技术。 现代MOSFET的特点，要求有较为复杂的行为的计算机模型。
增强模式，N沟道MOSFET，三种操作模式：
，
与渠道形成NMOS管的横截面：ON状态
，
MOSFET的漏极电流与漏-源电压V G S的几个值- V T H;线性（欧姆） 和饱和度（ 活动 ）模式是向上弯曲的抛物线表示之间的边界。
。
。 V DS是在饱和区的表达。
在MOSFET的线性（欧姆）地区经营的截面;强反转区目前甚至接近漏
在饱和的MOSFET工作（活动）地区的横截面通道展品附近漏夹断
如果λ是采取无限设备的结果，会导致不切实际的电路预测，特别是在模拟电路，输出电阻为零。
由于渠道的长度变得很短，这些方程变得相当不准确的。 出现的新的物理效应。 例如，在主动模式下的承运人运输可能成为有限的速度饱和。 当速度饱和占主导地位，饱和漏电流更近比在 V GS线性二次。 在更短的长度，运营商的运输接近零散射众所周知，作为准弹道输运。 此外，输出电流受漏诱导降低阈值电压的障碍。
美体效果
欧姆接触身体，以确保没有任何机构偏见;左上：亚阈值，右上：欧姆模式，左下：主动模式在夹断的发病，右下角：主动进入关断模式 - 沟道长度调制明显
体效应描述的阈值电压源散装电压的变化的变化，由下面的公式近似：
其中 V TN是与衬底偏压目前的阈值电压，V 为B值是零阈值电压 V S，γ是体效应参数，2φ是表面电位参数。能被人体作为第二门经营，有时也被称为“后门”;体效应有时也被称为“背栅效应”.
历史
1959年，Dawon Kahng和Martin M.（约翰）Atalla在贝尔实验室的发明专利的FET设计的一个分支，金属氧化物半导体场效应晶体管（MOSFET ）。[ 17]业务和结构不同，双极结晶体管， [18] MOSFET的半导体表面上的绝缘层，然后放置金属栅电极。 它用于半导体晶体硅的热氧化层二氧化硅绝缘体。 硅MOSFET并不会产生本地化的电子陷阱，在硅和其原生氧化层之间的接口，从而本质上阻碍了早期的场效应晶体管的性能的运营商的诱捕和散射。 以下的（昂贵）发展洁净室 ，以减少污染的水平，以前从未认为有必要，[19 ]光刻和平面工艺允许电路在很少的步骤，硅SiO 2的系统拥有这种技术的景点生产成本低（每个电路基础）和易于集成。 主要是因为这两个因素，MOSFET已成为使用最广泛的晶体管型集成电路 。
CMOS电路
MOSFET是用于数字互补金属氧化物半导体（ CMOS ）逻辑， [20]使用p型和n -沟道MOSFET作为构建块。 过热的一个主要关注的集成电路，包装成更小的芯片，因为以往更多的晶体管。 CMOS逻辑的，因为没有电流流过（理想），因此没有权力消耗降低功耗，除了正在切换到输入逻辑门。 CMOS实现这一电流减少，补充NMOSFET与PMOSFET每和连接两个门和两个水渠在一起。 一个大门上的高电压会造成NMOSFET进行PMOSFET不进行和门上的低电压引起的反向。 在电压从一个状态到另一个开关时间，两个MOSFET进行简要介绍。 这样的安排大大降低了功耗和发热量的产生。 数字和模拟CMOS应用介绍如下。
数字
的微处理器等数字技术的发展提供了动力推进MOSFET技术的速度比任何其他类型的基于硅的晶体管。[21 ]一个数字开关MOSFET的一大优势是，防止氧化层之间的门和通道直流电流流经的大门，进一步降低功耗，并提供一个非常大的的输入阻抗。 栅极和通道之间的绝缘氧化有效地隔离在一个逻辑阶段，从早期和后期阶段，这使得单个MOSFET输出驱动MOSFET的投入相当数量的一个MOSFET。 基于双极晶体管逻辑（如TTL ）没有这样一个高扇出能力。 这种隔离也使得设计师们更容易忽略在一定程度上独立加载逻辑阶段之间的影响。 这个意义上是指工作频率：频率的增加，降低MOSFET的输入阻抗。
模拟
在数字电路中的MOSFET的优势没有转化为至高无上 ??的所有模拟电路。 这两种类型的电路晶体管行为的不同特点，借鉴。 数字电路开关，开关外的时间花费最多，而模拟电路MOSFET的行为取决于正是在操作开关地区举行。 双极结型晶体管 （BJT）的历来模拟设计师的晶体管的选择，这主要是由于其较高的跨导和较低的输出阻抗开关地区（漏电压独立） 。
然而，MOSFET是广泛应用于多种类型的模拟电路，因为一定的优势。 许多模拟电路的特点和性能，可以通过改变所用的MOSFET的尺寸（长度和宽度）设计。 相比之下，在大多数的双极晶体管的设备的大小不显着影响的表现。 MOSFET的栅极电流（零）和漏源偏置电压（零）的理想特性也使他们近乎理想的开关元件，也使开关电容模拟电路实用。 在其线性区域，MOSFET可以用作精密电阻器，它可以有一个BJT的控制能力大大高于。 在高功率电路，MOSFET的有时不是从痛苦的优势，为BJT 的热失控。 此外，他们可以形成电容和回转器电路允许从他们的运算放大器出现电感，从而使所有正常的模拟设备，除二极管（可小于MOSFET的反正） ，完全构建出的MOSFET。 这允许在一个更小的空间中的硅芯片上的完整的模拟电路。
一些集成电路结合在一个单一的混合信号集成电路，模拟电路和数字MOSFET电路所需的电路板空间更小。 这将创建一个需要从一个芯片上一级的数字电路模拟电路隔离，隔离环和硅绝缘体（SOI）的使用。 BJT还与MOSFET的模拟设计过程中的主要优点是，BJT的处理能力在较小的空间较大的电流。 制造过程中存在，BJT和MOSFET整合到一个单一的设备。 混合型晶体管器件被称为双场效应晶体管（双极场效应管），如果它们包含如果它们包含互补场效应晶体管BJT的，只是一个BJT的FET 和 BiCMOS（双极- CMOS） 。 这种装置有两个绝缘门的优势和更高的电流密度。
MOSFET的缩放
在过去的几十年里，MOSFET有不断缩小的大小;典型的MOSFET通道长度几个微米，但现代集成电路是将几十纳米的通道长度的MOSFET。罗伯特丹纳德的标度理论工作的关键认识到这种持续减少是可能的。 包括一个32纳米的特征尺寸更短的通道在2009年年底，英特尔开始生产的过程。 半导体行业保持“路线图”，ITRS的， [22]这台MOSFET的发展步伐。 历史上的困难，降低了MOSFET的大小已与半导体器件的制造过程中，需要使用非常低的电压，并与较差的电气性能需要电路的重新设计和创新（小的MOSFET具有更高的漏电流和较低的输出阻力，下面讨论）。
MOSFET的缩放的原因
较小的MOSFET是可取的有以下几个原因。 使晶体管更小的主要原因是装在一个给定的芯片面积越来越多的设备。 这个结果在一个芯片具有更多的功能在同一地区相同的功能，在一个较小的区域，或芯片。 由于半导体晶片制造成本为相对固定的，每个集成电路的成本主要是涉及到每片晶圆可以生产的芯片数量。 因此，小型集成电路允许每片晶圆的芯片，降低每块芯片的价格。 事实上，在过去的30年，每块芯片上的晶体管数量增加了一倍，每2-3年一次引入一个新的技术节点。 例如，45纳米技术的MOSFET在制造的微处理器数量的两倍，许多在65纳米芯片。 戈登摩尔在1965年首次观察到了这种晶体管数量增加一倍，就是通常所说的摩尔定律。
英特尔CPU晶体管的栅长趋势
它也有望更小的晶体管开关速度更快。 例如，减少大小的方法之一是，要求所有设备的尺寸比例，以减少MOSFET的缩放。 主要设备尺寸晶体管的长度，宽度，和氧化层厚度，每个（用于）规模0.7每个节点的一个因素。 这样，晶体管的沟道电阻不改变与缩放，而栅极电容削减的0.7倍。 因此， RC延迟的晶体管规模的0.7倍。
虽然这已为旧技术传统的情况下，为国家最先进的MOSFET晶体管的尺寸减少并不一定意味着更高的芯片速度，因为由于到互连的延迟更显著。
困难而产生由于MOSFET的尺寸缩小
生产与通道长度比一个较小的MOSFET的微米是一个挑战，半导体设备制造的困难，始终在推动集成电路技术的限制因素。 近年来，MOSFET的体积小，几十纳米以下，创造了运作上的问题。
更高的亚阈值传导
随着MOSFET的尺寸缩小，可以应用到门上的电压必须降低，以保持可靠性。 为了保持性能，MOSFET的阈值电压也有所减少。 晶体管作为阈值电压是降低，不能切换从完整的打开关闭来完成的有限电压摆幅可开启;电路设计的一个强大的电流的“上”的情况下和低电流之间的“关妥协他说：“情况下，应用程序确定是否赞成一个比其他。 亚阈值泄漏（包括亚阈值传导，栅极氧化层泄漏和反向偏置交界处泄漏），这是在过去忽略了，现在可以消耗向上的现代高性能VLSI芯片的总功耗的一半。
增加栅氧化层泄漏
作为栅极和通道之间的绝缘层，栅氧化层，应尽可能薄，增加通道的导电性和性能，当晶体管和晶体管处于关闭状态时，降低亚阈值泄漏。 然而， 量子力学现象， 电子隧道电流栅极氧化物与厚度大约1.2 纳米 （硅?5个原子厚）之间发生的门和通道，导致功耗增加。
有一个较大的介电常数比二氧化硅（ 简称高k电介质），如组四b金属硅酸盐，如绝缘体铪和锆的硅酸盐和氧化物被用来降低闸极漏电流从45纳米技术节点开始。 增加介电常数栅介??质常数，允许层较厚，??同时保持较高的电容（电容的介电常数和介电层厚度成反比成正比）。 一切平等的，有较高的介电层厚度降低量子隧穿电流通过介质之间的门和通道。 另一方面，新的栅极绝缘层势垒高度是一个重要的考虑因素，在不同的导带之间的半导体和电介质（和相应的区别的能源价带能量）也影响漏电流水平。 对于传统的栅氧化层，二氧化硅，前者的障碍是约8 eV的。 对于许多替代电介质值显着降低，有增加的趋势隧道电流，有点否定了更高的介电常数的优势。
增加交界处泄漏
为了使设备小型化，交界处的设计变得更加复杂，导致更高的掺杂水平，较浅的路口，“光环”兴奋剂等等，以减少漏致势垒降低（参见上一节的交界处设计）。 为了保持这些复杂路口到位，以前用来删除损坏和电活性缺陷的退火步骤必须被削减[29]增加交界处泄漏。 较重的兴奋剂也与较薄的耗尽层和更多的复合中心，增加漏电流，即使没有晶格损伤，结果。
MOSFET的增益提高电流镜的版本，M 1和 M 2，在主动模式下， 而 M 3 和 M 4欧姆的模式，像电阻法。 保持高输出阻抗运算放大器提供反馈。
下的输出电阻
模拟操作，良好的收益需要较高的MOSFET输出阻抗，这就是说，仅略有MOSFET的电流应随应用的漏 - 源电压。 随着设备变得更小，流失的影响竞争的大门，由于这两个电极的日益接近，更成功，增加MOSFET的漏极电压电流的灵敏度。 为了抵消由此可减少输出电阻，电路变得更加复杂，或者需要更多的设备，例如级联和级联放大器 ，或使用反馈电路的运算放大器 ，例如像相邻的数字电路。
下的跨导
MOSFET的跨导决定其增益和孔或电子迁移率 （取决于设备类型）是成正比的，至少低漏电压。 由于MOSFET的尺寸减小，在上升通道和掺杂的杂质含量等方面的增加。 这两个变化，减少载流子迁移率，因此跨导。 由于通道长度减少没有在漏极电压的比例减少，提高通道的电场，结果是速度饱和，运营商限制电流和跨导。
互连电容
传统上，切换时间门的栅极电容大致成正比。 然而，成为体积更小，被放置在芯片上，晶体管的晶体管互连电容（芯片的不同部分之间的金属层连接的电容）是成为一个很大的电容百分比。 [30 ] [ 31 ]信号有穿过互连，从而导致增加延迟和较低的性能。
热生产
MOSFET的不断增加，集成电路上的密度，创造了大量的本地化产生的热量会损害电路操作的问题。 电路在高温慢，可靠性降低，寿命较短。 现在需要许多集成电路，包括微处理器散热片和其他冷却方法。
大型散热器冷却功率晶体管在TRM - 800音频放大器
制程变异
与MOSFET变得越来越小，原子在硅晶体管的性能产生许多数量越来越少，结果，掺杂物的数量和布局的控制更不稳定。 在芯片制造，随机过程的变化会影响所有晶体管的尺寸：长度，宽度，结深处， 氧化层厚度等，并成为一个整体的晶体管的尺寸更大比例的晶体管缩小。 晶体管特性变得少一些，更多的统计。 制造随机的性质意味着我们不知道特殊的例子MOSFET的实际，将结束在一个特定实例的电路。 这种不确定性的力量较少的优化设计，因为设计必须为各种可能的组件MOSFET的伟大工作。见过程的变化， 可制造性设计， 可靠性工程， 统计过程控制 。
建模挑战
现代集成电路，计算机模拟与获得从最初的制造很多的工作电路的目标。 随着设备的小型化，处理的复杂性，使得它很难预测最后的设备看起来像什么，以及物理过程的建模变得更加具有挑战性的。 此外，微观结构的变化，由于简单的原子过程的概率性质要求统计（不确定性）的预测。 这些因素结合起来，进行充分的模拟和“在第一时间”制造困难。
门材料
栅极材料的主要标准是，它是一种良好的导体。 高掺杂的多晶硅是一个可以接受的，但肯定不是理想导体，并且还患有其作为标准栅极材料的作用更多一些技术缺陷。 不过，也有利于多晶硅使用的几个原因：
阈值电压 （因此漏源电流）修改功能的栅极材料和渠道材料之间的差异的工作。 由于多晶硅是半导体，其工作的功能，可通过调整兴奋剂的类型和水平调制。 此外，由于多晶硅具有相同的带隙为基础的硅通道，它是相当简单的调整工作职能，以实现低阈值电压，NMOS和PMOS器件。 相比之下，金属的工作职能是不容易调制，所以调整的工作职能 ，以获得低阈值电压成为一个重大的挑战。 此外，获得PMOS和NMOS器件的低门槛的设备可能会需要为每个设备类型使用不同的金属，制造过程中引入额外的复杂性。
硅SiO 2的接口已得到很好的研究，是已知有相对较少的缺陷。 与此相反，许多的金属-绝缘体界面包含的缺陷， 可导致费米能级钉扎的显著水平，充电，或最终降低设备的性能等现象。
在MOSFET的IC制造过程中，最好是存之前一定高温的步骤，以使性能更好的晶体管栅极材料。 如此高的温度步骤会熔化某些金属，金属的限制，可以在一个金属栅极基于的过程中使用的类型。
虽然多晶硅门已经过去二十年的事实上的标准，他们也有一些缺点导致其未来可能更换铁闸。 这些缺点包括：
多晶硅是不是一个伟大的导体（约1000倍以上的金属电阻），从而降低材料的信号传播速度。 电阻率可降低掺杂水平的提高，但甚至高掺杂的多晶硅是不是像大多数金属的导电。 为了进一步提高导电，有时高温金属如钨 ， 钛 ， 钴 ，和更近期镍与合金多晶硅上层。 这种混合材料被称为硅化物 。 硅化物多晶硅组合具有更好的电气性能仅比多晶硅仍然没有融化在后续加工。 阈值电压不显著比单用多晶硅更高的，因为硅化物材料不靠近通道。 其中硅化物栅电极和源漏区的形成过程，有时也被称为硅化物自对准硅化物。
当晶体管的极为缩小，这是必要的，使栅介质层非常薄，约1纳米，在国家的最先进的技术。 这里观察到的一种现象，就是所谓的聚枯竭 ，耗尽层在栅极多晶硅层栅介质的晶体管在反转时形成的。 为了避免这个问题，需要金属栅极。 一个钽 ，钨， 钽氮化物和氮化钛 ，各种如铁闸被使用，通常是在与一些高- k电介质。 另一种方法是使用完全硅化的多晶硅门，被称为一个过程 FUSI 。
绝缘子
随着设备变得更小，绝缘层较薄，和隧道运营商从渠道栅电极通过绝缘在某些时候发生。 为了减少由此产生的的漏电流，绝缘体可以通过选择具有较高的介电常数的材料厚。 要了解如何厚度和介电常数是相关的，需要注意的是高斯定律 ，押记，作为连接领域：
与Q =电荷密度，κ=介电常数，ε0 =空的空间和 E =电场的介电常数。 从这部法律中出现相同的电荷，可以保持在一个较低的领域提供κ通道增加。 栅极电压由下式给出：
V G =栅极电压，V CH =电压通道一侧的绝缘体， 吨INS =绝缘厚度。 这个等式表明当绝缘层厚度的增加，提供了κ的增加保持吨插件栅极电压不会增加/κ=常数（看到更详细的文章，高κ介电层， 并在本文上一节的栅氧化层泄漏）。
在MOSFET的绝缘体是一种介质，它可以在任何情况下氧化硅，但许多其他介质材料是雇用。 为介质的通用术语是栅介质自在于直接低于以上的通道MOSFET的栅电极和介质。
结设计
体源和漏体结备受瞩目，因为三大因素的对象：他们的设计会影响器件的电流- 电压 （IV ）特性，降低输出电阻，也是速度设备负载效应电容通过的交界处，最后的组成部分的立场，由于接合点渗漏功耗。
MOSFET的显示浅结扩展，提高源极和漏极和光环植入。 从门凸起的源极和漏极分离氧化物间隔。
减少使用浅接面扩展的漏致势垒降低阈值电压和沟道长度调制后的IV曲线的影响。 此外，可用于晕掺杂，这是非常薄的重掺杂的同一兴奋剂类型地区对交界处的墙壁紧身体限制的程度此外，耗尽区。
使用提出源极和漏极的几何形状，使最厚介质的接触面积，边界，而不是硅电容效应是有限的。
这些交界处设计的各种功能显示（艺术照）的身影。
一节中增加的交界处渗漏，接合点渗漏进一步讨论。
双栅极MOSFET
双栅MOSFET的一个四极配置，其中两个门控制设备中的电流。 它通常用于小信号设备，无线电频率，第二个门通常用于增益控制或混合和变频申请。
FinFET器件
一个双栅FinFET器件的设备。
FinFET器件 ，见图右，是一个双门设备，被引入的几何形状，以减轻短渠道的影响，并减少漏致势垒降低一个。
耗尽型 MOSFET
有耗尽型 MOSFET比标准的增强模式已经描述的设备使用，这是不太常用的设备。 这些MOSFET的掺杂使通道的存在，甚至零电压从门源设备。 为了控制通道，一个负电压施加到门（N -沟道器件），消耗的渠道，从而降低了通过器件的电流流。 从本质上讲，耗尽型器件相当于一个常闭 （ON）开关，而增强型器件相当于一个常开 （关）开关。
由于他们在RF区域的低噪声系数，以及更好的收益，这些设备往往是首选射频双极前端如电视机等。 耗尽型MOSFET系列包括高炉由飞利浦西门子和BF 980 960（20世纪80年代日），其仍处于AGC和RF混频器前端使用的衍生工具。
NMOS逻辑
n沟道MOSFET小于p沟道MOSFET和生产硅衬底上只有一个类型的MOSFET更便宜和技术上更简单。 这些都是在设计原则的NMOS逻辑 ，使用n沟道MOSFET专门。 然而，与CMOS逻辑，NMOS逻辑消耗电源开关即使没有发生。 随着科技的进步，CMOS逻辑流离失所的NMOS逻辑在20世纪80年代中期成为数字芯片的首选过程。
功率MOSFET
功率MOSFET的交叉部分，与方形细胞。 一个典型的晶体管是几千个细胞构成的
功率MOSFET具有不同的结构比上面介绍的。 与大多数功率器件，其结构是垂直的，而不是平面。 采用垂直结构，是有可能的晶体管来维持两个高阻断电压和高电流。 晶体管的额定电压的掺杂和厚度的N - 外延层（截面）的功能，而目前的评级是一个通道宽度（更广泛的渠道，更高的电流）的功能。 在一个平面结构，电流和额定击穿电压既是一个通道尺寸（分别为通道宽度和长度），导致使用效率低下的“硅房地产”的功能。 的垂直结构，组件面积大致与电流成正比，它可以维持元件的厚度（实际的N -外延层的厚度），击穿电压成正比。
横向结构的功率MOSFET主要用于高端音频放大器和高功率扩音系统。 他们的优势是一个更好的行为，而不是垂直的MOSFET在饱和地区（对应的双极晶体管的线性区域）。 垂直的MOSFET为开关应用而设计的。
DMOS
DMOS的双扩散金属氧化物半导体看台。 大多数功率MOSFET是采用这种技术。
RHBD的MOSFET
半导体亚微米和纳米电子电路在恶劣的正常公差内经营的首要关注的辐射 ，像环境外层空间。 设计方法使一个辐射硬化设计 （RHBD）设备是封闭式布局晶体管（ELT）。 通常情况下，MOSFET的栅极包围的流失，这是在英语教学中心。 MOSFET的源周围的门。 另一个RHBD MOSFET被称为轰门。 这两个晶体管的辐射非常低的漏电流。 然而，他们规模大，需要更多的硅片上的空间比标准MOSFET。
新技术不断涌现，为节约成本，低功耗和提高运行速度更小的设备。 标准MOSFET也成为新技术的辐射非常敏感。 更多的研究工作应完成空间电子之前可以放心地使用纳米技术RHBD MOSFET电路。
当辐射附近地区的MOSFET氧化硅（STI）的罢工，通道反转发生在由于积累的辐射诱导被困收费标准MOSFET的角落。 如果有足够大的收费，累计收费影响性病表面边缘，沿标准MOSFET的通道接口（门）附近通道。 因此，该器件的通道反演发生沿通道边缘和设备创建关闭状态的泄漏路径，造成设备打开。 因此，电路的可靠性严重降低。 英语教学提供了许多优势。 这些优势包括改善可靠性 ，减少不必要的表面反转标准MOSFET出现在大门口边。 由于门边缘封闭的英语教学中，有没有闸极氧化层的边缘（性病门接口），从而减少晶体管关闭状态泄漏非常。
低功耗微电子电路，包括计算机，通讯设备和在航天飞机和卫星监测系统比我们在地球上使用的是非常不同的。 他们是宽容电路辐射（高速原子粒子如质子和中子 ， 太阳耀斑在地球空间磁能量消耗，高能宇宙射线如X射线 ， γ射线等）。 这些特殊的电??子设计应用非常不同的技术使用RHBD的MOSFET，以确保安全的太空之旅和宇航员太空行走。
MOSFET的模拟开关的使用作为一个低导通电阻开关MOSFET通道，通过模拟信号时，作为一个高阻抗时关闭。 在跨MOSFET开关两个方向的信号流。 在此应用中，MOSFET的交流场所的漏极和源根据源/汲极电极的相对电压。 源是一个N - MOS或更积极的一面为一个P - MOS更消极的一面。 所有这些交换机是什么信号，他们可以通过或停止他们的栅源，栅漏源漏电压超过电压，电流或功率限制将有可能损坏开关有限。
单一型MOSFET开关
这种模拟开关使用P或N型的四端简单MOSFET。 在N型开关的情况下，身体是最负电源（通常接地）连接到门开关控制。 每当栅极电压超过至少一个阈值电压源电压，MOSFET的行为。 电压越高，越MOSFET可以进行。 一个N - MOS开关通过了所有的电压比V门- V TN 。 当开关导通，它通常工作在直线（或欧姆）的运作模式，因为源极和漏极电压通常会几乎相等。
在一个P - MOS的情况下，身体最积极的电压连接到，门是带来了一个较低的潜力，打开开关。 的P - MOS开关通过所有的电压超过10V 栅极 - V TP（TP阈值电压是负enhancent模式的P - MOS）。
一个P - MOS开关，将有大约三倍的维数相同的N - MOS器件的阻力，因为电子有孔硅的流动性的三倍左右。
双型（CMOS）的MOSFET开关
这种开关的“补充”或CMOS类型使用一个P - MOS和一个N - MOS FET，以抵消单一型开关的局限性。 场效应管有他们的排水渠和并行连接的来源，体内的P - MOS是连接高电位（V DD）和N - MOS的身体是连接到低电位（ GND）。 要打开开关，P - MOS的栅极驱动到低电位，N - MOS的栅极驱动的高潜力。 电压之间的V DD - V TN和GND - V TP，两个场效应管进行信号电压小于GND - V TP，N - MOS进行单独和电压比V DD - V TN时，P -马鞍山单独进行。
此开关的电压范围是栅源，栅漏极和源极 - 漏极电压限制两个FET。 此外，P - MOS通常比N - MOS的两到三倍，因此交换机将在两个方向的速度平衡。
三态电路有时也采用了其输出的CMOS MOSFET开关提供一个低阻抗，全范围的输出时，一个高欧姆，中层信号时关闭。
京公网安备 11010802033920号
