请教下各位大侠 这个cpld脉冲怎么输出附图！

一开始发送30ms的高电平，然后再发送15ms一周期的脉冲波，占空比是2/3，假设时钟是1kHz。困扰我很长时间了，希望各位大侠能给我指点一二万分感谢！！     因为是菜鸟 所以求  用verilog的具体写法    请大家帮帮我吧！！！

[ 本帖最后由 幸福两桶 于 2012-12-21 20:26 编辑 ]

1khz就是1ms，开始计时30，之后循环计时5和10分别输出低高电平。

能不能给出具体的程序 ，说说是挺简单 的     但是编起来好像不行啊！   麻烦了 我是菜鸟   求具体的教学啊！  用verilog语言编写

应该可以用状态机来 用最小时间单位来组合