[原创] EE Logic 原理图进度报告

deweyled   2013-8-17 21:46 楼主
周末终于有时间好好的画原理图了。

目前进度40%

FPAG部分基本完成,USB部分完成,处理前端还在学习研究别人的设计。
sch_input_stage.jpg

sch_vtrig_buffer.jpg

原理图预计下周末完全画完。

回复评论 (1)

不错 不错!
加油
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙 =================================== 做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
点赞  2013-8-17 22:07
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复