[讨论] 模拟电路设计能精细到什么程度？

fighting 2007-7-16 09:33 楼主

信息来源:电子市场 2006-11-21 在构成便携终端和数字家电心脏部位的系统LSI（SoC）领域，正在越来越多地采用集成有模拟电路的模-数混载型系统LSI。原因

零部件数量的削减有利于降低终端成本，同时还能减小封装面积。不仅限于手机和无线LAN等高频电路，其应用领域已经扩展到硬盘、游戏机和电视机等领域。　　然而，SoC设计一线最近已经开始出现对模拟电路集成化趋势的担忧之声：“模拟电路真能混载驱动电压不足1V的SoC吗？”数字逻辑电路所采用的CMOS技术正在稳步推进微细化进程，目前已经由90nm进展到65nm，而且已经瞄准45nm。随着微细化进程的发展，驱动电路已经挺进到1.0V以下。尤其是在便携终端领域，通过降低驱动电压，能够降低功耗，因此低电压化进程更为迅速。　　如果电压降到

种程度，将难以驱动模拟电路。因为无法确保驱动模拟电路所需的足够的电压振幅。尤其是组成模拟电路核心的运算放大器，电压一旦降到1V以下，能否稳定运行很成问题。作为运算放大器，为了实现高增益，大多将晶体管垂直配置。如果工作电压降低的话，就将无法维持垂直配置结构，由此就可能降低增益。从ISSCC这样的学会水平上讲，尽管发表过许多低压驱动型模拟电路，但“现场有

指出，虽说在学会上发表了，但真能实际应用吗？实际应用时遇到的制约因素使得SoC的优点越来越少”。可从微细化进程中获益的模拟电路　　然而，通过运用微细化CMOS工艺，实现低压驱动模拟电路的研究成果在学会等活动中最近逐步受到了业界的关注。这些研究活动的目的就是，在以不足1V的低压驱动为前提的微细化CMOS工艺中，也能设计出可以发挥作用的新一代模拟电路。希望通过对模拟电路的构成要素和架构进行全面改进，实现适合于低压驱动的设计。也就是说这种新一代模拟电路是受益于微细化进程的模拟电路。　　在耗电量要求非常严格的手机用LSI领域，能在微细化CMOS工艺中采用为前提的新一代模拟电路架构已经亮相。比如，美

德州仪器公司的无线电路架构“DRP（digital radio processor）”就符合这种概念。德州仪器通过使用DRP，利用90nm CMOS工艺，以集成RF模拟电路的方式实现了GSM手机芯片和无线LAN与蓝牙芯片，今后还准备采用65nm工艺。德州仪器对运用微细化CMOS工艺很有信心。“无论是65nm，还是45nm，在混载模拟电路的SoC领域都将突飞猛进。当然，即便是32nm也没问题。我们已经确立了旨推进这种微细化的架构”（德州仪器）。甚至表示，微细化程度越高，越能提高模拟电路特性。和过去相比，完全是一种逆向思维。今后低价手机和无线LAN终端将会不断亮相，而德州仪器的目标就是不管在什么情况下通过在单芯片中实现模拟和数字部分，以便在成本方面始终保持对其他厂商的优势。　　随着微细化进程的不断发展，旨在实现可提高模拟电路特性的模拟电路的努力并不限于此。为了能够利用微细化工艺为电路运行带来的高速特性，业界已经提出另一种提高特性的手法。比如，改变模拟信号的测试手法。其基本思路就是，随着低电压化的发展，模拟信号的电压振幅动态范围也会不断降低，因此可利用横轴的时间轴，而不是电压振幅轴来读取模拟信号。利用与

考信号波形的时间延迟等信息，读取振幅。基于这种观点的“TDC（time to digital converter）”和“ADPLL”电路目前已经达到实用水平。试图通过将模拟信号的测定手法由电压轴改为时间轴，实现一种不会受动态范围因低电压化而减小的影响的设计。除此之外，在A-D转换器领域，业界关注的目光也开始再次投向了过去曾被遗忘的架构上。有人将这种变化称作“在模拟电路设计中产生了模式变迁（paradigm shift）”。　　上述动向目前还只是停留在部分学术研究领域。但是将来则有可能扩展到电路设计一线。至少可以说，在模拟电路中提供低电压设计技术等大量选择，对于强化系统LSI竞争力来说将起到积极作用。作为将来降低数字家电生产成本的一种选择，今后将会受到业界的进一步关注。