芯片的防静电设计

yimeng1988   2013-12-4 15:08 楼主
随着芯片速度的提高,为了缩短引脚长度而减少信号串扰,CPU和SoC (System on Chip)等超大规模IC芯片的封装越来越多地采用倒装芯片(flip chip),倒装芯片通常面积较大,而厚度很薄。由电容计算公式C=εS/d可知,芯片可能携带大量静电电荷Q(=C x V),换句话说,芯片自身成了一个巨大的电容器。

  如果芯片设计者对此问题没有足够认识,未在芯片内设置电流释放通道,使得净电荷不断积聚。如此一来,芯片在接触到工作台或包装盒的瞬间,就会产生强烈的静电释放,以致于芯片损坏在制造过程之中,成品率降低了,生产成本提高了。

  此外,CPU、GPU及北桥芯片上的金属盖以及散热片,也是惹是生非的一个祸根。诺大的金属体无异于一个静电接收天线,极易吸附芯片周围的电场,以及芯片附近导线上的电荷,这个因素也对芯片安全构成威胁。如果芯片设计者和整机设计者没有考虑到这个因素,到了用户手中再发现普遍存在问题而不得不把产品召回时,损失就更大了。
http://www.esd.cn/a/qiuzhi/weidianzixingye/2012/0313/3653.html
分享www.esdm.cn 静电

回复评论 (6)

有意思
不过这和芯片设计者有关系
和应用者在PCB设计上有什么值得注意的地方么?
点赞  2013-12-4 15:46
赞一个
点赞  2013-12-8 16:29
芯片设计的防静电实在是搞不懂,,因为不知道怎么设计的,确实说说我们实际使用IC时防静电该注意什么,,就太好了
点赞  2013-12-8 16:59
我们是需要知道在应用过程中如何防静电,楼主说的是在芯片设计中,离题了
点赞  2014-7-2 14:09
                    如此一来,芯片在接触到工作台或包装盒的瞬间,就会产生强烈的静电释放.......
点赞  2014-8-9 09:21
这个在设计中很重要啊
点赞  2014-8-26 16:51
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复