楼主，请问你有没有将Stratix V 上的opencl跑出来 ？
我输入命令aoc program acl0 hello_world.cl 编译时总会提醒Ip-generate failed ，不知道你有没有遇到过同样的问题。同时我在把de5板子插入PCI插槽后，设备管理器不能识别PCI设备，导致device scan failed。
请问博主，OpenCL SDK可以和传统的RTL设计放到一个design一起编译吗？
您好，看到你发的卷积神经网络的FPGA加速的例子，有很多问题想和您讨论一下，正好我也在做一个项目的评估，现在很是头疼啊。
站内积分太少，请问怎么联系？
OpenCL SDK编译后的quartus工程可以打开，但同传统RTL的接口却是个问题，Altera并没给出具体信号连接情况。
博主您好，我是一名在读的研究生，从事Deep learning的研究。您在FPGA上实现Caffe的工作非常有意思，我对此也十分感兴趣。不知道您是否方便留个联系方式，方便交流一下。我的邮箱是：
sysuwwx@163.com
楼主用RTL做CNN加速的结构设计已经完成了吗？？
有些问题，想咨询下您：
1） 就是这个卷积的时候 楼主是使用移位寄存器操作图像数据流和卷积核进行运算的吗？
2） 进行下采样的时候，是利用了对存在memory里的上一层图像 直接进行pooling， 然后结果继续存储在memory中的方式吗？
3） 卷积层的设定是lpm方式吗 还是设计基层就用rtl做几层的结构？？
非常感谢您！您方便留邮箱交流吗？我是一研一学生，对fpga做算法很感兴趣
博主你好，刚看到你写的关于用openCL在FPGA上实现的文章，感觉受益匪浅，你在文章末尾提道”目前正在Stratix V上用RTL搭建并行+流水线CNN加速器“，我想问问你做的怎么样了，因为我最近也准备在FPGA上实现类似的神经网络，博主能给一些建议和分享吗？不胜感激！！！
楼主在吗，我现在也在用这块板，我想请教您关于这方面的一些问题，
看了您的“Altera SoC体验之旅】+ DE1上跑完整的卷积神经网络”，对此非常感兴趣。可以提供实验代码给我吗？我是一名大学老师，刚开始用DE1-SOC 学些opencl。对opencl是个菜鸟。有个弱弱的问题，什么样的FPGA可以支持opencl开发，我看terasic好像不是所有的开发板都支持opencl开发。尤其是嵌入式开发，是不是有arm核的SOC FPGA都支持opencl？多谢
京公网安备 11010802033920号
