一般看到的都是使用dpram或fifo进行时钟域隔离，可是今天例化了一下单口ram，发现单口的也可以有两个时钟，input clk, output clk，那请问这样是否可以用来做时钟哉隔离呢？input clk为源时钟域，output clk为目标域时钟
我没用过单口，刚刚用软件看了一下，只看到了一个clk不知道你用的什么软件，我用Xilinx，单口做不了时钟隔离吧
如果是两个时钟理论上应该是可以，就是要注意ram深度，避免数据被覆盖了。
楼主用的是哪个软件版本，我的单口ram没找到2个clock
作为一个水军，就是尽量的多回帖，因为懂的技术少，所以回帖水分大，见谅！
EEWORLD开发板置换群：309018200，——电工们免费装β的天堂，商家勿入！加群暗号：喵
是altelra的 本帖最后由 greenapl1985 于 2015-7-24 20:37 编辑
那你可以找个IP核的文档看一下，我认为这不算是真正意义上的时钟隔离，双口ram是可以两个时钟分别读写。
作为一个水军，就是尽量的多回帖，因为懂的技术少，所以回帖水分大，见谅！
EEWORLD开发板置换群：309018200，——电工们免费装β的天堂，商家勿入！加群暗号：喵
这个叫Separate-Port Ram, 输入和输出端口是分离的。 如果输入时钟和输出时钟独立，可以作为时钟域隔离器件。
嗯，看了文档，我例化的叫做simple dpram(中文是叫伪双口RAM)，你说的是真正意义上的dpram。至于能否用于时钟域隔离，看了很多文档，还没有这样用的，都是用FIFO，可能还要再考虑考虑，扯到时钟的问题都比较头疼
我赞同elvike的说法，
“Separate-Port Ram”这么一个半调子器件不推荐使用，
不好用，而且设计要因FPGA差异而做区分。
非同期处理方法要简单，统一，大量数据异步传送就只用 DPRAM。
MicroPython中文社区https://micropython.org.cn/forum/
京公网安备 11010802033920号
