[经验] 说说工作的事儿，IC测试平时都干些什么？？？

芯片测试平时都干些嘛呢？也一堆杂事，最近闲得无聊，写一写。也算是个记录吧，最近学到的，以免日后忘了。 经理曾经转给我一篇文章，说IC测试工程师应该干些啥？看过，没记得住多少，有几点印象还算深吧， 一、反正就是多学习、多动脑、多思考（一个意思） 多学习：既然已经是测试工程师了，那必要的技能是要掌握的，测试原理和方法、测试机的脾气、特性、精度，等等。 多动脑：如果只是重复性的把别人的SPEC上test Conditions变成一条条测试机语言，没有思考，也只是工人而已。 多思考：要做到知其然，知其所以然。 高级的IC测试工程师是应该可以给设计人员提出建设性意见的，比如DFT（design for test）的设计。（好吧，目前还达不到）。 二、主动发现问题、解决问题 测试工程中难免会遇到各种问题，比较多的就是良率异常。其他的就是测试方法原理等。首先需要排除是否为测试环境问题，如测试机本身、loadboard设计、测试方法、测试顺序、等，技术问题，还有地面静电，接地，湿度，温度等环境问题。然后再怀疑是否为产品问题。是wafer还是FT（成品），wafer的话找工艺厂，FT找封装厂，做失效分析等等。 另外，测试工程师接触最多的就是数据了，数据就是你的财富，从数据中你可以看出很多东西，不要因为pass了就不管了，有的问题，常常不会表现在pass or fail上，从数据上，你可以看出测试的稳定性，生产工艺的稳定性，设备是否需要校准，工艺是否需要调整，测试方法和测试环境是否需要调整，都可以看得出来。 等等，还有很多。只是忘记了。。。。。。 就拿最后这个举个例子吧，最近深有体会的。也是不断自我积累中的一个代表吧 上图是某产品同一批次的CP（chip probe wafer阶段的测试）和FT（成品）数据，右图为CP数据，左图为FT数据；前几天我发现，虽然数据pass了，从良率上看不出来问题。但是分布差异一眼就看出来了。产品是啥就不说了，比较简单，这个参数是测试某个out pin的驱动能力。理论上说，这是个直流参数，不会受封装的影响，理论上CP数据应该和FT数据的分布一致，基本上应该是高斯分布，典型值也应该不会差太多，结果CP正态性很差，在上限附近分布较多，预期失效率PPM也比较大，而FT数据分布正态性很好，预期失效率PPM为0！！！ 两点差异：1、分布不一致；2、中心值偏差较大。 这时候就需要查找问题了。 首先从原理上弄清楚，数据应该是什么样子的。 如图，很简单，测source和sink电流就如图中这样，其实也相当于测试output pin对VDD和GND的输出电阻。 此产品在测试source电流的时候，是图一中上边的管子打开，根据IV曲线，管子工作在线性区，斜率较大，如果output pin上force的电压有一个小的偏差，那么测到的电流也会相应的偏差得比较大；如果是测试sink电流，图二中下边的管子打开，但此时管子工作在饱和区或恒流区，output pin上force的电压有一点偏差，对测得的电流也不会造成很大的偏差，很小；这也就是为什么source的分布会有较大差异，而sink电流的分布CP和FT差别不大。 问题定位：实际上FT的结果才是最符合仿真值的，性能更好，分布什么的是最接近的，那么问题就是在CP的时候出现的，那么问题就定位了，CP测试source电流时force的电压不准，或者说是在线路上有电压损耗，我们希望在离芯片最近的地方——pad上force一个精确的VDD-1V电压，测试source电流，但是因为探针与pad的接触电阻、探针与probe card接触的电阻，probe card 与loadboard的导线电阻、loadboard上继电器触点间的电阻、loadboard与测试机通道的导线电阻等等，加在一起，因为有电流的存在，所以force的电压是有损耗的，那么施加在pad上的电压，就会小于VDD-1V，那么根据IV曲线，测得的电流肯定会小一点。 在FT阶段也会存在一些电压损耗等等，但是会小得多。可以接受。 解决办法：简单计算一下，理想的认为CP与FT的偏差都是由于各种电阻引起的，那么1/29.3=34.1ohm，1/26.9=37.2ohm，偏差3.1ohm。 由于从测试机的PMU（参数测量单元）开关一直到loadboard上之间的导线电阻很小，L/B到探针的焊接点电阻也较小，电阻可能就分布在探针与pad之间的接触电阻，接触电阻，可大可小，小到微欧姆，大到几个欧姆，大小跟探针与pad上的针压OD值有关，改用不同OD值，测试同一颗die观察数据变化。问题解决。 另外最佳的办法是采用开尔文四线测试法，在同一个pad上扎两根针，用两套测试系统，一路force电压，有电流流过，另一路sense，因为没有电流流过，所以整个线路上的电阻都克服掉了，得到的电压值就是pad上准确的force电压值，可以根据读到的准确电压，动态的改变另一个force源的值，以使得sense到的值在满足要求的范围内。此时误差仅剩下系统误差，读误差，全范围误差，随机误差等等，手册上都会有每个测量源的最大误差值，如果满足精度要求，那么，参数就测准了。 其实产品很简单，犯不着用开尔文测试，第一、针卡需要重做，有成本，第二、测试机也需要支持开尔文测试，有的测试机在内部是force线和sense线短在一起的，对用户开放的就只有一根线，就没办法四线，而且支持四线的测试机成本也会相应的提升一些。第三、仅是CP测得偏小一点，但是在FT时候正常，参数性也更好了，所以也就没有必要在CP阶段卡的很严，相反可以适当放宽CP的范围，在FT严格的卡一下，这样会提高一下CP的良率进而节约成本。 其实重要的是思考的方式，以上不重要了。。。bulabula。。。。好吧，跟师傅讨论完，很受用。不过也是醉了，需要考虑到这么远，以后道路还远着呢，慢慢走吧。我一直在路上。。。。 That's all !! 本帖最后由 wsmysyn 于 2015-9-29 00:39 编辑

不明觉厉

楼主在封测厂工作吗？

不是，在design house。

在封测厂，没有时间泡论坛的
我去过，各个忙的脚打后脑勺。一堆堆项目压着，一堆堆客户催着，其实很不清闲。

能给普及一下这类的design house的情况吗？

想知道什么情况？不知道从何说起
其他的不是特别清楚。
我们的情况就是同一个老板。有一家销售公司A，专做销售。一家就是我在的公司B，主要领域就是设计。
主要都是一些核心的设计人员，模拟类+数字类工程师，前端后端，版图工程师，再然后就是测试工程师。
设计完，代码交给代工厂生产，生产完封测厂封装加测试，OK没问题以后就上市卖了。所以design house可以很精简的。不需要有foundry厂，也不需要有封测厂。
有一句话叫三年不开张，开张吃三年。

这类design house深圳那边也很多，有的公司数字、模拟、版图、投片、测试都一个人搞。或者只有一小撮人搞。这也就是为什么深圳那边山寨芯片很多的原因，只要找几个多面手，就可以撑起几条产品线。不过大多是山寨低端芯片，放大器、LED driver，电源管理，LDO等等，山寨的太多了。他们这些东西在哪测试大概了解过，基本上只测OS开短路，就完了，能不能用看运气。一颗芯片测试成本还不到1分钱的十分之一。一般用在玩具上，坏的概率比较大，我觉得应该不是孩子玩坏的

北京这面也有很多曾经是design house的，现在发展为中等规模的设计公司了。
大体上就是这样。

长见识了。。。。。

还没情绪仔细看 你还有师傅？ 貌似design house不容易呀，别的不提，就山寨恐怕就在等着呢，还会阴阴地说谢谢。当然说起来自己可以应该多注意防范措施，但这社会，就算是你还擅长这些，恐怕也是防不胜防呀，歪着损着呐 本帖最后由 wangfuchong 于 2015-9-30 17:39 编辑

我上面的大神对我来说就算是师傅了。好多东西需要跟他学不是？

不被山寨的办法就是，不做低端的，做就做中端往上的，做就用大陆都做不了的工艺，别人山寨也是要付出比较多成本的。既然能付出那么多成本的山寨公司，还不如成立一家大一点的公司了。

感谢楼主的分享啊。谈到测试过程中会涉及的一些方面。还分析了正态分布。比较细致。

楼主可以介绍一下芯片测试的发展前景吗？

帖子都过去三年了。。。。 从前景和钱景两方面说吧。 前景：芯片测试工程师也分两种，一种在封测厂，一种在芯片原厂做； 测试厂我出差去过很多个，大到国内最大的，几千人甚至上万规模的，小到作坊式的仅百人的，都去过。。 在原厂的测试工程师上升空间相对大一些，对技术要求、项目整体把控能力等要求比较高。 大陆地区有一定规模的芯片公司不是很多，原厂对测试工程师需求，并不是很大，规模小的design house一般也就几个测试的甚至都没有，由设计芯片的人来做测试，或者直接委托测试厂来做，规模大的，能到几十人甚至百人，所有的测试都是自己来做，自己把控。测试厂需求量相对大一些，至少要几十人，多的要几百人；整个大陆地区搞这行的人数也并不是很多，原厂和测试厂的都加起来，可能都不足万人吧。。 钱景：现在最火，待遇比较高的是互联网软件行业，传统硬件行业待遇不是很高。: 测试厂：待遇相对较低，涨幅空间也比较有限，尤其以台系测试厂更甚。很多测试厂后来都去了原厂做测试。: 原厂：待遇相对较高，涨幅空间较大。和其他电子公司的硬件开发差不多待遇。干的活基本上差不多，以后转行也是比较容易 本帖最后由 wsmysyn 于 2018-10-11 10:26 编辑

太感谢楼主回答了，我现在还是个应届毕业生，专业还是材料想要转入芯片方向上来，刚签了份ic测试的工作，很是迷茫。要想更好的在行业发展是不是要学好数电、Verilog呢，还有什么技能需要学习的呢？拜谢楼主~

强烈支持楼主ing……

哦，这样。。 你是在封测厂做测试，还是IC原厂做测试。 我一个同事也是化学/材料相关，好像是学芯片封装的专业，现在也在做测试，偏向FPGA了。 在原厂做测试，对技术要求要高一些。 基本技能：

• 简单电子电路要能看懂，至少数电和模电要懂一些
• 基本元器件的使用，L、R、C，二极管，三极管，mos管，放大器等需要会使用，以及知道各个参数的含义
• 仪器的使用，电源，示波器，万用表，这是必备技能，经常要用这些来做测试；
• 基本编程技能，至少要会C语言，
• 文档阅读和编写能力

进阶技能要求：

• 能根据公司的产品，较快速的给出基本的测试电路方案，以及实现
• 芯片一般分模拟、数字、混合三类，要掌握常见芯片的各参数的含义，以及测试放法，模拟类比如普通运放，要理解十几个参数的含义，以及如何测试，外围电路如何搭建等；数字芯片，需要理解时序，及操作方法，能用MCU/FPGA等进行测试
• 高级一些的仪器使用，逻辑分析仪，协议分析仪，网分等等
• 编程方面，至少要熟练C/C++；其他提高办公效率的一些，比如excel VBA，VB、C#、python、perl等等
• MCU、FPGA等需要熟练掌握一种或几种；MCU如51或ARM，最好要ARM32，或TI的C2000系列等；FPGA--altera/xilinx
• 芯片测试，基本都会接触到CP和FT的量产测试开发；需要掌握一种或几种ATE平台的开发流程，比如常见的数字测试机V50/Chroma3380/3360/E320/93k/j750/D10等，模拟测试机ASL1000/eagle364/STS8200/8280/CTA8200/8280/MS7000等，熟练掌握一两种平台即可，开发语言基本以C/C++为主；个别有图形界面的开发方式。
• 基本的数据分析能力，要能从数据中发现问题，查找和解决问题
• 项目把控能力，一个项目从foundry下线以后，需要经过-->CP量产开发-->封装-->(验证测试)-->(可靠性测试，如ESD测试，高低温老化测试，封装可靠性等)-->FT量产开发-->release；

大的项目基本包括了几乎所有的这些测试，简单的项目，可能会少一些；需要一定的把控能力。 以后的发展路线：

• 可以继续做测试部门的主要负责人，负责整个项目的把控，分配任务并协调各部分等；一个大的项目，涉及到的人可能会比较多，比如提出测试方案的（IC设计，及测试的），设计PCB的，开发硬件程序的（比如MCU，及FPGA），提供pattern的（IC设计或者测试人员），开发ATE程序的并验证pattern，甚至开发PC UI程序以及其他特殊需求的PC程序等如驱动程序等，ATE程序调用该驱动等，以及现场setup调试的（需要和封测厂沟通协调），都需要多个人来完成。

• 喜欢FPGA的话，也可以做芯片原型验证，需要对FPGA的掌握程度要求很高
• FAE或者销售，由于对芯片内部结构、整体参数以及特殊模式等都有较深了解，很有优势

测试厂的工程师，除了主要负责人技术要求比较高以外，其他的对技术要求相对比较低， 上面提到的基本要求要满足至少3-4条即可 工作方向至少有两个，一是CP（晶圆级测试），二是FT（成品级测试）

• 晶圆级测试，相对麻烦些，测试不如成品级方便；需要掌握2-3种ATE的开发，和几种探针台的操作（探针台还好，大陆地区主流型号UF200/UF3000系列，最多）
• 成品级测试，相对容易些，掌握2-3种ATE的开发，一般不需要掌握handler的操作，大一点厂，一般都有设备工程师专门负责操作handler
• 后续发展路线，跳槽-->原厂

测试厂的工程师技术空间，相对较低，不利于自身提高；复杂芯片的测试开发，一般都是原厂自己开发，只有一些简单的开发周期短的，委托测试厂来开发。 最后，在原厂，最好是规模大一些的，或者规模不大公司，但是做的产品要看起来高大上一些，就是芯片规模比较大、比较复杂的产品如MCU、SOC等等，这样进步比较快。都是简单的产品的测试，一般提升空间也不大，比如N多小设计企业从放大器搞起，多一点也就是LDO，DCDC，做了好多年都是这些，这类产品量产测试，ATE厂商都是有模板的，测试板/盒，程序都是给源码的，调几个参数就可以量产了，有的甚至不改，直接用，比如多如牛毛的山寨OP07，直接放上去就能测。你什么都不用干！！即便是高精度放大器，VOS 几个uV的，ATE厂商也有了专门测试盒子，也没难度 多说一句，封测厂的工厂环境，机器很多，噪声很大，，影响身心健康； 本帖最后由 wsmysyn 于 2018-10-12 11:50 编辑

太感谢楼主了，我得保存下来指路明灯呢！！