[FPGA开发] FPGA串口接受到一些数据,根据数据产生波形!

jinghong21   2015-11-11 16:19 楼主
现在遇到一个困难,FPGA接受到了单片机串口发过来的数据,其中需要产生3截高低电平,第一节的时间和电平,第二节的时间和电平,第三节的时间和电平数据都是根据串口发送过来的。接受到以后,第一节只产生一次,后面的就是第二节和第三节一直重复产生,串口如果重新发了数据过来,立马波形根据新的数据重新产生。一共需要三十路波形,主要就是这三十路波形需要同时产生,同时变化,不知道这个应该怎么实现?所以请教一下大家,有什么好的方法呢? 本帖最后由 jinghong21 于 2015-11-11 18:20 编辑

回复评论 (8)


你的困难在哪里
说了半天都是在描述需求,你是找人帮你实现吗
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙 =================================== 做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
点赞  2015-11-11 20:17
引用: chenzhufly 发表于 2015-11-11 20:17
你的困难在哪里
说了半天都是在描述需求,你是找人帮你实现吗

不是的,我现在已经可以产生一路波形,我主要是觉得30路波形没有误差延时可以同步同时输出,这个思路是什么样子的?
如果我再我的一路的if else 里面加上30个差不多的语句,那个感觉太麻烦了,就是想请教一下,有没有什么好的思路能够解决这个。
谢谢了!
点赞  2015-11-12 09:42
f else 里面加上30个差不多的语句  这是可以实现的
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙 =================================== 做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
点赞  2015-11-12 12:00
或者直接assign 就可以饿
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙 =================================== 做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
点赞  2015-11-12 12:01
如果并行且无优先级,建议使用case语句
点赞  2015-11-13 10:05
这个我还是用的if else,不过没有写30个,我用的for循环语句,不知道这样行不行,反正波形是出来了,而且每个波形之间也没有时间差。就是太占用资源了,这个方法不太可取! 本帖最后由 jinghong21 于 2015-11-17 19:45 编辑
  • EM截图_20151117194023.png
  • fitter.png
点赞  2015-11-17 18:54
并行语句阿阿阿~一个触发条件阿阿阿~
点赞  2015-11-17 22:05
引用: okhxyyo 发表于 2015-11-17 22:05
并行语句阿阿阿~一个触发条件阿阿阿~

你好,是不是这样的写法不行,我在想如果我真的写了30个always每个里面用状态机输出,是不是一样的要用掉这么多资源?
点赞  2015-11-18 20:07
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复