引用: HAORUIMIN 发表于 2016-6-5 22:40
我后边改怎么设计啊,求大神帮忙啊

叫我网友吧。
你手头的环境,前后台,周边设备,最终要做什么,不是很清楚。
就现在的信息,画了个图,供你参考。
估计你们,采集后FPGA/软件都要做些处理,但是刚开始,联通性要测,
保证摄像头到输入这块,要好好的,不然后面再多处理都没法保证。
  • cma.png
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-6-5 22:52
引用: 5525 发表于 2016-6-5 22:52
叫我网友吧。
你手头的环境,前后台,周边设备,最终要做什么,不是很清楚。
就现在的信息,画了个图, ...

你前边说的用IP CORE是怎么弄得啊
点赞  2016-6-5 23:15
生成 IP 只是为了生成一个系统时钟,FPGA 基本都是同期电路。

这里有个 step by step.
http://marsee101.blog19.fc2.com/blog-entry-1429.html
(文字可以跳过,看图即可)
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-6-6 06:18
引用: 5525 发表于 2016-6-6 06:18
生成 IP 只是为了生成一个系统时钟,FPGA 基本都是同期电路。

这里有个 step by step.
http://marsee1 ...

网页无法访问。。。
点赞  2016-6-6 12:22
不会吧 给我个邮箱 我把图贴给你 平常外国网站不能上吗?
点赞  2016-6-6 17:37
引用: 5525 发表于 2016-6-6 17:37
不会吧 给我个邮箱 我把图贴给你 平常外国网站不能上吗?

对啊,389733623@qq.com,谢了
点赞  2016-6-6 22:10
邮件已发,请查收。
就是根据你的实际输入生成一个core,搞定FPGA的基础,时钟。
下面就可以设计,正式开工了。
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-6-6 22:50
引用: 5525 发表于 2016-6-6 22:50
邮件已发,请查收。
就是根据你的实际输入生成一个core,搞定FPGA的基础,时钟。
下面就可以设计,正式开 ...

谢了
点赞  2016-6-14 18:02
12
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复