[讨论] 可调计时器

机械设计制造及其自动化专业 课程设计任务书 班级 048023-20 学生 刘赟 课程设计名称 数字模拟电路课程设计 课 题 名 称 0~99秒可调计时器设计 设 计 要 求 1. 具有显示计时、数码显示的功能； 2. 计时器为递减计时器，其计时间隔为1S； 3. 设置外部操作开关、控制计时器的直接清零、启动和暂停/连续功能 4. 绘制电路原理图，编写说明书。 课题任务书发给日期 2007 年 12 月 10 日 课程设计任务完成日期 2007 年 12 月 21 日 指 导 教 师 洪 连 环 2007年 12 月 24 日 评语： 评分： 目录 设计目的 ………………………………………3 设计要求 ………………………………………3 参考设计方案 ……………………………………3 参考电路设计 ……………………………………4 分模块设计 ……………………………………5 总结………………………………………………10 参考文献和辅助工具……………………………12 1. 设计任务：设计一个0~99秒可调计时器。 要求： 1. 具有显示的功能； 2. 计时器为递减计时器，其计时间隔为1S； 3. 设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能； 4. 绘制电路图，编写设计说明书。 2.设计目的： 通过本次课程设计，熟悉计数器、震荡器、显示电路的设计方法，同时熟悉数字系统设计中不同数字信号之间时序配合的设计方法。 2. 参考设计方案 本次课题的核心部分是要设计一个0~99秒计数器，并对计数结果进行实时显示，同时要求实现任务中提到的各种控制要求，因此系统可以采用图1所示的技术方案。 0~99秒计数器为递减计数器，控制电路实现计数、外部清零、启动计数、暂停/连续、译码/显示等控制。秒脉冲发生器产生频率为1S的脉冲信号，作为计数器的计时脉冲。 0~99S可调计时器原理图（图1） 4．参考电路设计 （1）秒脉冲信号发生器需要产生一定精度和幅度的矩形波信号，实现这样矩形波的方法有很多，可以由非门和石英震荡器构成，可以由单稳态电路构成，也可以由施密特触发器构成，还可以由555电路构成。 不同的电路对矩形波频率的精度要求不同，由此可以选择不同电路结构的脉冲信号发生器。此设计由于秒脉冲信号作为计数器的计时脉冲，其精度直接影响计数器的精度，因此要求秒脉冲信号有比较高的精度。一般情况下，要做出一个精度比较高、频率很低的震荡器有一定的难度，工程上解决这一问题的办法是先做一个频率比较高的矩形波震荡器，然后将其输出信号通过计数器进行多级分频，就可以得到频率比较低、精度比较高的脉冲信号发生器，其精度取决于震荡器的精度和分频级数。 在本设计中，由于不大懂的怎么去改良，为方便和简单我只选用555电路构成的信号发生器。 555计时器 （图2） 本实验设计当中采用的是555产生秒脉冲，其时间间隔是1秒，其时间间隔1S是由公式：T=RCln3得到T的值。由555计数时器设计软件中可以查得其中产生1S脉冲时的R1=9.102K，C1=100uf，C2=10nf。取R1=10K。 （2）0~99S减法计数器采用74LS160设计，74LS160是十进制同步加法/减法计数器，采用8421BCD码编码，具有直接清零、异步置数功能。 其功能表见下图（图3） 74LS160的逻辑功能表 时钟CP 异步清除 同步置数 EP ET 工 作 状 态 × 0 × × × 置零 ↑ 1 0 × × 预置数 × 1 1 0 1 保持 × 1 1 × 0 保持 ↑ 1 1 1 1 计数 （图3） 当有时钟脉冲加到CPU端，则计数器在置数的基础上进行加法计数，当极数到9（1001）时 CO端输出进位下降沿跳变脉冲；当有时钟脉冲加到CPD端，则计数器在预置数的基础上进行加法计数，如下（图4）当置数为N=（10011001）=99，当低位计数器的借位输出端输出借位脉冲时，高位计数器才进行减法计数。当计数到高、低为计数器都为零时，高位计数器的借位输出端输出借位脉冲，使得置数端LD=0，则计数器完成置数（置0），在CPD端输入脉冲的作用下，进行下一循环的减法计数。 如图（4）和图（5）把0~99秒的可调计时器，分成两位数来控制，分为个位和十位，其又分别用两个74LS160来实现。在个位和十位的控制输入端接有开关A、 B、 C、 D 和开关1 、2、 3、 4来控制其数字的显示。比如：要个位显示9=（1001），只要把开关1和4接上+5V的电源。十位要显示0=（0000），只要保证开关A、 B、 C、 D都是接地就可以实现了。而这些开关又是通过键盘来操作，相应的数字和字母代表着开关，要开只要按下相应的键就可以了，再重复按就是复位。（开关接地表示0，接电源表示1） （图4和图5在仿真中有实现） （图4） （图5） （3） 控制电路 按照系统的要求，电路应该完成以下4个功能： （1）.当操作直接清零按键时，要求计数器清零。 （2）当启动按键闭合时，控制电路应封锁时钟信号CP（秒脉冲信号），同时计数器完成置数功能，显示99S字样，当启动键释放时，计数器开始减法计数。 （3）当暂停、连续开关处于暂停状态时，控制电路封锁计数脉冲，计数器停止计数，显示器显示原来的数，而且保持不变，当暂停/连续开关处于连续状态时计数器正常计数，另外，外部操作开关都应采取消抖措施，以防止机械抖动造成电路工作不稳定。 （4） 当计数器递减到零时，计数器保持不变。 本设计当中使用555定时器来控制外部的操作，将采用开关控制式。 555定时器功能表如下： 1. 当 时，比较器C1输出为0，C2输出为1，基本触发器被置0，V1倒通，U0输出为低电平。 2. 当 时，C1输出为1，C2输出为0，基本触发器被置1，V1截止，U0输出为高电平。 3. 当 时，C1、C2输出均为1，则基本触发器的状态保持不变，因而V1和U0输出状态也维持不变，定时器输出处于高阻状态。 555定时器功能表 图（6） RD U6（TH） U2（TR） U0 U1 0 0 导通 1 1 截止 1 0 导通 1 不变 不变 本例开关控制原理图如下： 图（7） 图中电路由555计时器及外部连接电阻R1、电容C1、C2和开关连接的得成。该实验中要产生的是1S的秒脉冲，并且停留的时间为1S。其关键就是通过R1和C1的大小来调节时间（秒脉冲）T=RCln3。由555计时器设计软件Ss555中模拟得到其R1、和C1、C2的值，查得R1=9.102K，C1=100uf，C2=10nf。取整数R1=10K。当电源输入电压后可以得到1S的秒脉冲，和1秒的时间间隔。开关S1可以控制脉冲暂停和复位达到控制电路的要求。 附：555封装引脚图 图（8） 0~99秒可调计时器的控制和显示图 总电路图 图（9） 总结： 结合图（5）和图（9），数字显示直接通过LED显示器显示，计时器的递减通过74LS160来控制，从74LS160的真值表可以知道，输入时钟的秒脉冲的高低电平来调节工作状态的是否置零、预置数、保持还是计数。然而电平又是通过外部的开关和555来控制。其外部开关有1、2、3、4、A、B、C、D分别由键盘的输入来控制，当个位为9=（1001）就是和上开关1和4其他的不用动十位为9=（1001）时，和上开关A和D就可以了，显示器就开始显示99，再通过74LS160的递减置数，开始递减计时，时间的间隔1S由555定时器来控制，启动是有人手动触摸改变工频信号而暂停的时间是靠改变555定时器中的电阻值和电容值来实现。 设计体会： 在此次的0~99秒可调计时器设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。 在连接十进制的进位的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。 在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚，因此在实际的电路连接中往往容易遗漏。又例如74LS160芯片，其本身就是一个十进制计数器，电路连接图是有一定区别的。 在设计电路的连接图中出错的主要原因都是接线以及接线的错误所引起的。完成了布线的过程之后，就是一个综合的测试，由于在各个模块的安装，布线的认真和有条理性，而且就整个实验来说由于设计的原理时的态度的认真，严谨和对这次实习的重视，以及考虑问题的全面和方案的多样性，使得装配，布线，和调试几乎没有什么大问题，一切都还比较的顺利和成功！记得在一个实验室一起做实验的同学中，我的实验是第一个完成的，综合测试成功的那一刻，很兴奋！非常感谢老师的指导和帮助，使我从理论到实践又有了一个大的提高。把我从机械的领域带入到电子，扩展了我的知识面。再次感谢老师的指导！ 对该设计的建议： 此次的0~99秒可调计时器设计重在于显示和接线，虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉。总的来说，通过这次的设计实验更进一步地增强了实验的动手能力。 参考文献和辅助软件工具 1.《555时基集成电路原理与运用》 陈有卿等编 机械工业出版社 2.《数字电子技术基础》 黄洁主编 华中科技大学出版社 3.《数字电子技术》 任中民主编 清华大学出版社 4.《电子技术基础》 康华光主编 高等教育出版社 5. EWB软件 东南大学出版社 6. Ss555设计软件

回复：可调计时器

楼主~~~能把最后总的电路图发给我吗？？在此谢过了~~~yingjie0778@163.com