[FPGA开发] 与非门设计

开始第一个实例，新建工程，选择目录，器件，“finish”完成。芯片选择cyclone IV系列EP4CE10F17C8
使用原理图设计文件，file下新建原理图设计文件，下一篇使用源文件输入，进入符号窗口，添加与非门器件、输入、输出

编辑管脚，连线最终如下图

编译如下




分析综合，有一个逻辑单元，3个管脚


新建波形文件

设置激励输入信号


功能仿真和时序仿真，不知道为什么时序仿真我这边出来无延迟

引脚分配

8个IO块，和爱板评测文章一样