[FPGA开发] 3*3窗口生成模块,用于生成滤波的滑动窗口,得到窗口内的所有元素数据

魔人布欧01   2016-8-22 21:04 楼主
谁有用Verilog写的3*3的模块代码,3*3窗口生成模块,用于生成滤波的滑动窗口,得到窗口内的所有元素数据。可否分享一下,谢谢。
坚持坚持再坚持。

回复评论 (5)

代码找了下,没有发现现成的。
自己可以用 DFF 做出水平的3,
再用RAM/FIFO做出垂直的3,

测试用 这个来测试,比较好弄
11,12,13,14,15,16,17,。。。19
21,22,23,23.。。。。。。。。29
。。。
81,82,83,83.。。。。。。。。89
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-8-24 21:37
引用: 5525 发表于 2016-8-24 21:37
代码找了下,没有发现现成的。
自己可以用 DFF 做出水平的3,
再用RAM/FIFO做出垂直的3,

测试用 这个 ...

我也 是这样做的 ,不知道为什么就是没有输出 ,不知道是哪里出错了。
坚持坚持再坚持。
点赞  2016-8-24 22:04
引用: 5525 发表于 2016-8-24 21:37
代码找了下,没有发现现成的。
自己可以用 DFF 做出水平的3,
再用RAM/FIFO做出垂直的3,

测试用 这个 ...

我自己也 写了一个 ,但是测试的时候不知道为什么就是没有输出 ,检查不出来哪里错啦。
坚持坚持再坚持。
点赞  2016-8-25 21:19
开始都有的这样

画个简单的模块图,理一下图像数据流,在sim上一步一步确认

静下来看吧。
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-8-26 07:28
引用: 5525 发表于 2016-8-26 07:28
开始都有的这样

画个简单的模块图,理一下图像数据流,在sim上一步一步确认

静下来看吧。

现在 正在一步步的看输出 。
坚持坚持再坚持。
点赞  2016-8-26 14:44
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复