[FPGA开发] 简单ALU设计

接上一篇帖子
4选1数据选择器设计 - 【Altera SoC】 - 电子工程世界-论坛 https://bbs.eeworld.com.cn/thread-499348-1-1.html
设计任务如下，通过alusel的位标志选择对应的运算，共8种操作

设计如下：
新建工程，选择目录，器件，“finish”完成使用Verilog设计文件，file下新建.v设计文件，程序如下
程序cf为进位标志，ovf溢出标志，zf为0标志，nf负标志
比如：-98-45=-143=0x171，此时cf为1，ovf为1


编译通过后保存

新建波形文件，激励信号设置如下

使用quartus SIM仿真，功能仿真

RTL门级电路

管脚分配

很经典，学习了

谢谢楼主分享

挺爱动手的。赞！

把 alusel, a b 在前一级模块 写成DFF 输入吧
把 nf zf cfn ovf, y，也 写成DFF 输入吧
这样， 你打成目标快

谢谢指点

前排学习

前排学习