现在手上有个项目，需要大数据吞吐，想通过F2SDRAM来与FPGA进行数据交换。现在的情况是，正常读写没问题，但是因为在应用层开发，ARM读取速度没FPGA写的快，导致CPU利用率不高。FPGA工程师建议在驱动层进行中断读写，也就是FPGA写好数据就给ARM中断，目前就是这么个流程。我遇到的问题是ARM没法收到FPGA的中断，实验结果是进不去我的中断处理函数。大家给个思路？
给你个思路，首先确定中断是否正确（包括配置，中断号，引脚设定等），然后用逻辑分析仪抓数据，看看发射的数据是否为规定协议数据，还有一点就是要注意看时序，尤其是建立时间和保持时间，之前用stm32+fpga也是因为建立时间不够导致的出错，结果查了一天的问题
我和你在做一样的项目，中断现在我搞定了，但我在linux中读FPGA写到内存中的数据速度很慢，希望和你交流下，扣扣971586331
京公网安备 11010802033920号
