最近才开始学I2C模块，关于I2C通信的FIFO，我有个困惑：
假如DSP作为主机，希望发送或者接收的数据大于FIFO的深度，怎么处理呢？如果是等到FIFO发送为空，响应FIFO的中断之后，CPU向FIFO写入新的数据，那这段时间内，I2C引脚上不是发送了重复的数据吗？
I2C和SCI又不一样，I2C在发一个有效的数据前，格式很多，又要发送从设备地址，又要发送数据存储地址，采用一个数据一个数据的发送，好像太不高效了，何况这样对CPU的利用也不高。
那你可以再加一级缓存啊
作为一个水军，就是尽量的多回帖，因为懂的技术少，所以回帖水分大，见谅！
EEWORLD开发板置换群：309018200，——电工们免费装β的天堂，商家勿入！加群暗号：喵
京公网安备 11010802033920号
