[FPGA开发] sdram时钟相移计算中，fpga的延时参数在哪里找？

在Altera的官方手册Embedded Peripheral IP User Guide 中给出了SDRAM时钟相移的计算公式，文档说FPGA的延时参数在编译生成的文件中，但我找了半天没有找到，希望大神不吝赐教。

你这个是tco哦，是硬件参数，不是你能改的！！！你现在要做的是你的输出信号给到下级芯片以后，下级芯片要满足他自己的建立时间和保持时间，如果不满足你就要调整你的输出信号与输出时钟之间的相对关系，这个一般用output delay进行时序约束，这个时间可以去chip planner里面看，里面有个闹表一样的东西，点到路径上就显示时间了！具体的想不起来了，你自己研究研究吧
！

不知道你要找什么延时，一般fpga内部，比如寄存器到寄存器，pin到pin，reg到pin这些延时在time quest里，还有chip planner里面也有！

多谢指教，我要找的是FPGA的数据输出延迟时间（Clock-to-Output Delay）。我在timequest中只找到了时钟建立和保持时间

就是这里面的参数

多谢指教

一般情况下把输出上到IOB，输出时钟上ddio就ok了，基本都能满足时序的！！！你去了解一下吧！挺重要一个东西！